数字电路与逻辑设计复习

1、第一章第一章 绪论绪论1数制的转换数制的转换 (1)任意进制任意进制十进制十进制(按位权展开相加按位权展开相加) (2)十进制十进制任意进制任意进制(除除R取余取余,乘乘R取整取整) (3) 二进制二进制-八进制八进制-十六进制十六进制(中介法中介法) (4)精度要求精度要求(1/Ri精度要求值精度要求值)2常用的常用的BCD码码 有权码有权码(8421码、码、2421码、码、5121码、码、631-1码码) 无权码无权码(余余3码，移存码、余码，移存码、余3循环码循环码)。1、 等于等于(14.5)10的的8421BCD码是码是: A (1110.0101)8421BCD B (000101

2、00.1)8421BCD B (1110.1)8421BCD D (00010100.0101)8421BCD2、 与与(1024)10等值的数是等值的数是: A (1000000000)2 B (400)16 C (1111111111)2 D (3FF)16 3、 十进制数十进制数25用用8421BCD码表示为码表示为: A 0010101 B 00101010 C 00100101 D 100101 4 、以下代码中为有权码的是、以下代码中为有权码的是: A 5421码码 B 移存码移存码 C 格雷码格雷码 D 余三码余三码答案答案1 D; 2 B; 3 C; 4 A; 5 (7)10(

3、0111)8421+(0011)2=(1010)余余3BCD,同理同理:(8)10(1011)余余3BCD,(5)10(1000)余余3BCD (78.5)10=(10101011.1000)余余3BCD6 (93); 7 相邻性，循环性；相邻性，循环性；5、 等于等于(78.5)10的余的余3BCD码是码是_。6 、(1100 0110)余余3BCD码码=( )107 、循环码的两个特点、循环码的两个特点_，_。第二章第二章 逻辑函数及其简化逻辑函数及其简化1基本逻辑关系基本逻辑关系(3)、逻辑运算、逻辑运算(3)、复合逻辑运算、复合逻辑运算(5)、逻辑门符号；、逻辑门符号；2基本定理、基本

4、定理、基本规则、基本公式；基本规则、基本公式；3逻辑函数及其表示方法（表达式、真值表、卡诺图、逻辑函数及其表示方法（表达式、真值表、卡诺图、 逻辑图、波形图）；逻辑图、波形图）；4逻辑函数及其简化逻辑函数及其简化 (1)公式法化简；公式法化简； (2)卡诺图化简法（最小项、最大项的概念，任意项的利用）；卡诺图化简法（最小项、最大项的概念，任意项的利用）； (3)利用卡诺图进行逻辑函数的运算。利用卡诺图进行逻辑函数的运算。第二章第二章 逻辑函数及其简化逻辑函数及其简化1 若若A、B、C、D、E为某逻辑函数输入变量，函数的最大项表达式为某逻辑函数输入变量，函数的最大项表达式 所包含的最大项的个数不

5、可能是：所包含的最大项的个数不可能是： A 32 B 15 C 31 D 6322 以下表达式中符合逻辑运算规则的是：以下表达式中符合逻辑运算规则的是： A. CC=C2 B. 1+1=10 C. 01 D. A+1=13 符合逻辑运算规则的是符合逻辑运算规则的是: A. 11=1 B. 1+1=10 C. 1+1=1 D. 1+1=24 逻辑函数逻辑函数F=AB+CD+BC的反函数的反函数F是是:_;对偶函数对偶函数F是是:_;5 逻辑代数的三个重要规则是逻辑代数的三个重要规则是:_,_,_ 当逻辑函数有当逻辑函数有n个变量时个变量时,共有共有_种变量取值组合。种变量取值组合。6 异或与同或

6、在逻辑上正好相反，互为反函数，对吗？异或与同或在逻辑上正好相反，互为反函数，对吗？7 逻辑变量的取值，逻辑变量的取值，1比比0大，对吗？大，对吗？答案：答案：1. D 2. D 3. C 4. _ 5. _ _ 6. 7. 8. 8 F=A B C=A B C,对吗对吗?由给定的逻辑函数求不同的标准表达式的方法由给定的逻辑函数求不同的标准表达式的方法:F=AB+AC(1)求求F的标准与非的标准与非-与非表达式与非表达式(对对F两次取反即可得到两次取反即可得到) F=AB+AC(2)求求F的标准或非的标准或非-或非表达式或非表达式 由由F表达式表达式卡诺图卡诺图得到得到F的或与表达式的或与表达式

7、对对F的或与表达式的或与表达式 两次求反即可得到两次求反即可得到F的标准或非的标准或非-或非表达式或非表达式 F=A+C+A+B(3)求求F的与或非表达式的与或非表达式(由由F的标准或非的标准或非-或非表达式得到或非表达式得到)(4)给定给定F的或与表达式求的或与表达式求F的标准与非的标准与非-与非表达式与非表达式:由由F的或与表达式的或与表达式卡诺图卡诺图得到得到F的与或表达式的与或表达式两次求反两次求反F的标准或非的标准或非-或非表达式或非表达式第二章第二章 逻辑函数及其简化逻辑函数及其简化第二章第二章 逻辑函数及其简化逻辑函数及其简化公式法化简公式法化简F=(A B)(B C) A+B+

8、A+C解: F=(A B)(B C) +A+B (A+C) =(AB+AB)(BC+BC)+A+B) (A+C)=(ABC+ABC+A+B) (A+C)=(A+B)(A+C)=AB+ACACAB)CB)(BA)(BA()CBA)(CBA)(CBA()CBA)(CBA(F4ACAB)CB(A)F(FBCABCBAABBCACBACBACABABCF*44*4第二章第二章 逻辑函数及其简化逻辑函数及其简化 0 0 0 0 0 1 1 1 1 1 AB 00 01 11 10 00 01 11 10 CD F=A+BC+BD1、画出逻辑函数的、画出逻辑函数的卡诺图卡诺图BDBCA 0 0 0 0 0

9、 1 1 1 1 1 AB 00 01 11 10 00 01 11 10 CD 用卡诺图化简逻辑函数用卡诺图化简逻辑函数F5,6,7,8,910,11,12,13,14,15md化简时可根据需要视为化简时可根据需要视为“1”或或“0”，使函数化到最简，使函数化到最简。2、化简逻辑函数、化简逻辑函数第二章第二章 逻辑函数及其简化逻辑函数及其简化 0 0 0 0 0 0 0 CD 00 01 11 10 00 01 11 10 AB 用卡诺图化简函数用卡诺图化简函数,写出最简或与式写出最简或与式:Y(A,B,C,D)=M(1,3,4,9,11,12,14) d(5,7,10,13,15)解解:(

10、1)填图填图(即填即填0或或)(2)圈图圈图(每个圈包含每个圈包含2i个个格格,i=0,1,2,3)(3)写出最简或与式写出最简或与式(0与原变量对与原变量对应应,1与反变量对应与反变量对应-对写或与对写或与式而言式而言)Y(A,B,C,D)=D(A+C)(B+C)用卡诺图化简逻辑函数F=ABC+ABC+ABCD, 约束条件为:A B=0A B=AB+AB =ABCD+ABCD+ABCD+ABCD +ABCD+ABCD+ABCD+ABCD=0,为任意项1101ABCD0001111000 01 11 10F=AC+CD+AC 1 1 0 1 1 1 0 1 1 0 0 1 1 1 1 1 AB

11、 00 01 11 10 00 01 11 10 CD 0 0 1 0 0 0 1 0 0 1 1 0 0 0 0 0 AB 00 01 11 10 00 01 11 10 CD 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 AB 00 01 11 10 00 01 11 10 CD 与运算与运算 利用卡诺图进行逻辑函数运算利用卡诺图进行逻辑函数运算12FFF 或运算或运算 0 0 1 0 0 0 1 1 1 1 1 1 0 1 1 0 AB 00 01 11 10 00 01 11 10 CD 12FF F异或运算异或运算12FFF 1 1 1 1 1 1 1 0 0 1

12、1 0 1 0 0 1 AB 00 01 11 10 00 01 11 10 CD 1FABBCCDAD2FABBDBDAC多变量运算多变量运算第二章第二章 逻辑函数及其简化逻辑函数及其简化1认识各种逻辑门的符号；认识各种逻辑门的符号；2逻辑门的功能、应用、特点；逻辑门的功能、应用、特点；3开关器件的开关特性（电路原理图不做要开关器件的开关特性（电路原理图不做要求）。求）。第三章：集成逻辑门第三章：集成逻辑门 TTL门电路的主要参数门电路的主要参数电压传输特性参数电压传输特性参数:(1)输出逻辑高电平输出逻辑高电平:VOH=2.73.6V(特性曲线截止区的输出电压特性曲线截止区的输出电压);(

13、2)输出逻辑低电平输出逻辑低电平:VOL=0.30.4V(特性曲线饱和区的输出电压特性曲线饱和区的输出电压);(3)开门电平开门电平:VON1.8V(允许输入高电平的最小值允许输入高电平的最小值);(4)关门电平关门电平:VOFF0.8V(允许输入低电平的最大值允许输入低电平的最大值);(5)阈值电压阈值电压:VTH=1.4V(输出电平发生急剧变化的中点对应的输入电压输出电平发生急剧变化的中点对应的输入电压)(6)低电平噪声容限低电平噪声容限:VNL=VOFF-VIL=0.8V-0.3V=0.5V;(7)高电平噪声容限高电平噪声容限:VNH=VIH-VON=3.6V-1.8V=1.8V.输入特

14、性曲线上的参数输入特性曲线上的参数:关门电阻关门电阻:ROFF=0.91K(当当RiRoff,相当于加了低电平输入相当于加了低电平输入,与非与非 门处于关门状态门处于关门状态);(2) 开门电阻开门电阻:Ron=3.2k(当当RiRon,相当于加了高电平输入相当于加了高电平输入,与非门与非门(1) 处于开门状态处于开门状态).输出特性曲线上的参数输出特性曲线上的参数:拉电流拉电流:关态时的最大输出电流关态时的最大输出电流(1) 灌电流灌电流:开态时的最大输出电流开态时的最大输出电流其它参数其它参数:、扇入系数、扇出系数、输入漏电流扇入系数、扇出系数、输入漏电流IIH、动态尖峰电流、平均、动态尖

15、峰电流、平均延迟时间延迟时间tpd等。等。输出端可以并联使用的电路：输出端可以并联使用的电路：TTL电路的电路的OC门（集电极开路门），门（集电极开路门），TTL电路的三态输出门、电路的三态输出门、漏极开路的漏极开路的CMOS门、门、CMOS电路的三态输出门电路的三态输出门第三章：集成逻辑门第三章：集成逻辑门第三章：集成逻辑门第三章：集成逻辑门1 工作时需要外接电源和负载电阻的电路是：工作时需要外接电源和负载电阻的电路是： A. TTL或非门或非门 B. TTL与非门与非门 C. TTL三态门三态门 D. TTL OC门门2 三态门输出高阻状态时三态门输出高阻状态时,_是正确的说法是正确的说法

16、. A. 用电压表测量指针不动用电压表测量指针不动 B. 相当于悬空相当于悬空 C. 电压不高不低电压不高不低 D. 测量电阻指针不动测量电阻指针不动3 以下电路常用来实现以下电路常用来实现”线与线与”功能的是功能的是:_A. TTL与非门与非门 B. 三态输出门三态输出门 C. 集电极开路门集电极开路门 D. CMOS传输门传输门4 OC门的主要应用门的主要应用_,三态门的主要应用三态门的主要应用_,传输门的主要传输门的主要 应用应用_.三态门的三个状态是三态门的三个状态是_,_,_.5 TTL与非门的阈值电压是与非门的阈值电压是_;TTL与非门输入接电阻与非门输入接电阻Ri_时时, TTL

17、与非门工作在开态与非门工作在开态,通常把该阻值称为通常把该阻值称为_.答案答案:1.D 2. B 3. C 4 实现实现”线与线与”,实现总线结构实现总线结构,当开关用当开关用,高电平高电平, 低电平低电平,高阻高阻; 5. 1.4V;3.2V,开门电阻开门电阻1、数、数 字字 电电 路路 中中 晶晶 体体 管管 大大 多多 工工 作作 于于( )。(a) 放放 大大 状状 态态(b) 开开 关关 状状 态态(c) 击击 穿穿 状状 态态FUDDBA2 2、逻逻 辑辑 电电 路路 如如 图图 所所 示，示， 则则 输输 出出F为为( )(a) A+B (b) AB (c)AB3、 TTL 与与

18、 非非 门门 的的 扇扇 出出 系系 数数 是是( )。(a) 输输 出出 端端 允允 许许 驱驱 动动 各各 类类 型型 门门 电电 路路 的的 最最 大大 数数 目目(b) 输输 出出 端端 允允 许许 驱驱 动动 同同 类类 型型 门门 电电 路路 的的 最最 小小 数数 目目(c) 输输 出出 端端 允允 许许 驱驱 动动 同同 类类 型型 门门 电电 路路 的的 最最 大大 数数 目目答答:1.(b) 2.(a) 3.(c)1组合逻辑电路的特点；组合逻辑电路的特点；2组合逻辑电路的分析方法组合逻辑电路的分析方法（1）小规模组合逻辑电路的分析步骤）小规模组合逻辑电路的分析步骤(3)；（

19、2）中规模组合逻辑电路的分析）中规模组合逻辑电路的分析(全加器、译码器、数据选择器等全加器、译码器、数据选择器等)。3组合逻辑电路的设计方法组合逻辑电路的设计方法（1）小规模组合逻辑电路的设计）小规模组合逻辑电路的设计(5)；（2）中规模组合逻辑电路的设计（全加器、译码器、）中规模组合逻辑电路的设计（全加器、译码器、 数据选择器，降维卡诺图）；数据选择器，降维卡诺图）；4组合逻辑电路中的冒险现象（了解）组合逻辑电路中的冒险现象（了解） 静态静态1冒险冒险,静态静态0冒险冒险,冒险代数判别法冒险代数判别法,避免逻辑冒险的方法避免逻辑冒险的方法第四章：组合逻辑电路第四章：组合逻辑电路1.十六选一数

20、据选择器中十六选一数据选择器中,地址端的个数是地址端的个数是_,数据端的个数是数据端的个数是_;2.8线线-3线优先编码器中线优先编码器中,所有输入端都有效时所有输入端都有效时,响应的输入是响应的输入是_;3.编码与译码是互逆的过程编码与译码是互逆的过程,对吗对吗?4.优先编码器的编码信号是相互排斥的优先编码器的编码信号是相互排斥的,不允许多个编码信号同时不允许多个编码信号同时 有效有效,对吗对吗?5.逻辑函数逻辑函数C BACCAF，当变量的取值为（当变量的取值为（ ）时，）时，将出现竞争冒险现象。将出现竞争冒险现象。A. B=C=1 B. B=C=0 C. A=1，C=0 D. A=B=0

21、6. 八路数据选择器应有八路数据选择器应有( )个选择控制端个选择控制端. A 2 B 3 C 6 7. 下列逻辑电路中为时序逻辑电路的是（下列逻辑电路中为时序逻辑电路的是（ ）A.变量译码器变量译码器 B.加法器加法器 C.数码寄存器数码寄存器 D.数据选择器数据选择器答答:1.4,16; 2.IN7; 3.对对; 4.不对不对; 5.A; 6.B; 7.C;&11111Y0Y1Y2Y3STA0A18.右图所示电路为一个典型的右图所示电路为一个典型的集成组合电路逻辑器件结构集成组合电路逻辑器件结构,请请分析其逻辑功能分析其逻辑功能,并指出它的通并指出它的通用名称用名称.STAAY01

22、0STAAY011STAAY012STAAY0132线4线译码器9.试用一块数据选择器试用一块数据选择器74LS151和必要的电路实现一组合逻辑函数和必要的电路实现一组合逻辑函数并画出电路图并画出电路图.要求作出降维卡诺图要求作出降维卡诺图,以以A为记图变量为记图变量,并直接在下图并直接在下图中连线中连线.F(A,B,C,D)=ABCD+ABD+ABD+CD+BC0 1 2 3 4 5 6 7MUXCT74151A2A1A0G07YENBACDSTY10解解:(1)将所给的式子变换成标准的与非将所给的式子变换成标准的与非-与非表达式与非表达式 F1=AB(C+C)+BC(A+A)+AC(B+B

23、) =ABC+ABC+ABC+ABC=m7+m6+m5+m3=m7m6m5m3 F2=m0+m1+m3+m4+m6=m0m1m3m4m6(2)画逻辑图画逻辑图 A2A,A1B,A0C;STA1,STB0, STC0 Yimi ;F1,F2分别用一个与非门实现分别用一个与非门实现(与非门的输入为译码器的与非门的输入为译码器的 输出输出)10.用用3线线-8线译码器实现组合逻辑电路的设计线译码器实现组合逻辑电路的设计: F1=AB+BC+AC, F2=m(0,1,3,4,6)11.数据选择器的分析数据选择器的分析:分析下图的功能分析下图的功能,写出写出F的表达式的表达式,列出列出F的真的真 值表值

24、表.解解:(1)写出写出Y的表达式的表达式:Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4 +A2A1A0D5+A2A1A0D6+A2A1A0D7(2)将将DA2,BA1,AA0;CD7,D4,D2,D1;CD6,D5,D3,D0代如上式即可得到表达式代如上式即可得到表达式F=D0 D1 D2 D3 D4 D5 D6 D7MUXCT74151A2A1A0G07YENDCBASTF(3)列真值表列真值表D B A C F0.0.0.0.(4)总结逻辑功能总结逻辑功能: 判偶电路判偶电路第五章第五章 集成触发器集成触发器1集成触发器的分类（逻辑功能、电

25、路结构）；集成触发器的分类（逻辑功能、电路结构）；2集成触发器功能的描述方法集成触发器功能的描述方法（状态方程、状态转移真值表、状态转移图、（状态方程、状态转移真值表、状态转移图、激励表、工作波形、逻辑符号）；激励表、工作波形、逻辑符号）；3主从触发器；主从触发器；4边缘触发器。边缘触发器。1.在在CP=1其间激励信号发生多次变化时其间激励信号发生多次变化时,主从主从JK触发器会出现触发器会出现_;2.用一个用一个D触发器和一个触发器和一个74LS290最多可以构成最多可以构成_进制计数器进制计数器;3.若用一片维持若用一片维持-阻塞阻塞D触发器构成一个二进制计数器触发器构成一个二进制计数器,

26、激励函数应为激励函数应为 _;4.D触发器的状态特性方程为触发器的状态特性方程为Qn+1=D,与与Qn无关无关,所以它没有记忆所以它没有记忆JK 功能功能,对吗对吗?5.对边沿对边沿JK触发器触发器,在在CP为高电平其间为高电平其间,当当J=K=1时时,状态会翻转一状态会翻转一 次次,对吗对吗?6.要使要使JK触发器在时钟脉冲作用下的次态与现态相反触发器在时钟脉冲作用下的次态与现态相反,JK的取值应为的取值应为( ) A.00 B.11 C.01 D.01或或10答答:1.一次翻转一次翻转; 2.20; 3.D=Qn; 4.不对不对; 5.不对不对; 6.B;触发器类型转换C11DQQ1KJ&

27、amp;CPQn+1D CP (J+Qn)KQn CP JQn+KQn CPC11DQQT1CPQn+1D CP TQn+TQn CP触发器类型转换C11J1KQQD1CPQn+1JQn+KQn CP DQn+DQn CP D CPC11J1KQQTCPQn+1JQn+KQn CP TQn+TQn CP 由一边沿由一边沿D触发器触发器,边沿边沿JK触发器组触发器组成的电路及成的电路及CP,A的波形如图所示的波形如图所示,试试画出两触发器输出端画出两触发器输出端Q1和和Q2的波形的波形.设触发器初态均为设触发器初态均为0.ACPDQJKQQQQ1Q2CPQ1Q2A答答:(1)求表达式求表达式Q1

28、=D1=Q1nCPQ2=A Q2nQ1(2)各级触发器的触发各级触发器的触发方式和触发时刻方式和触发时刻(3)波形变化依据波形变化依据(4)直接置直接置0和直接置和直接置1R,S有吗有吗?AJCPDQQQQQ1Q2KCICI例例:画出右图的画出右图的Q1,Q2的波形图的波形图(Q1,Q2的初态均为的初态均为0)CPAQ1Q2解解:(1)确定触发时刻确定触发时刻(本例为下本例为下降沿触发降沿触发)(2)Q1的波形由方程的波形由方程Q1n+1=A决定决定(只在只在CP的下降沿发生反转的下降沿发生反转)(3)Q2的波形由方程的波形由方程Q2n+1=JQ2n+KQ2n=Q2n决定决定(只在只在Q1的下

29、降沿反转的下降沿反转)第六章第六章 时序逻辑电路时序逻辑电路1时序逻辑电路的特点；时序逻辑电路的特点；2时序逻辑电路的分类；时序逻辑电路的分类；3时序逻辑电路的分析方法时序逻辑电路的分析方法（1）小规模时序逻辑电路的分析（）小规模时序逻辑电路的分析（同步时序同步时序, ）(5)；（2）中规模时序逻辑电路的分析（）中规模时序逻辑电路的分析（161/163、160/162、 290/90、195/194）；）；4时序逻辑电路的设计时序逻辑电路的设计（2）小规模时序逻辑电路的设计方法）小规模时序逻辑电路的设计方法(同步同步,用隐含表简化状态用隐含表简化状态)；（3）中规模时序逻辑电路的设计方法（）中

30、规模时序逻辑电路的设计方法（ 161/163、160/162、 290/90、195/194 ，采用，采用195设计环形计数器和扭形计数器设计环形计数器和扭形计数器）。）。160的分析与设计的分析与设计:Q=Q3Q0/161的分析与设计的分析与设计:Q=Q3Q2Q1Q0分析分析(1)置置0接法的电路接法的电路:0000目标状态目标状态,计数器计数器 模值等于实际状态数减一模值等于实际状态数减一.(2)置数接法的电路置数接法的电路:D3D2D1D0目标状态目标状态,计数器的计数器的 模值等于实际的状态数模值等于实际的状态数.(3)级联电路级联电路:同步级联和异步级联同步级联和异步级联.设计设计(

31、1)置置0法法(固定模值固定模值,可变模值可变模值)求循环结束条件求循环结束条件:(M)10=(Q3Q2Q1Q0)2画电路图画电路图 验证验证(2)置数法置数法(固定模值固定模值,可变模值可变模值)求初始条件求初始条件:(M)10=(D3D2D1D0)2画电路图画电路图 验证验证(3)设计级联电路设计级联电路同步级联同步级联异步级联异步级联290的分析与设计的分析与设计分析分析(1)置置0法法:0000目标状态目标状态,计数器的模值等于实际计数器的模值等于实际状态数减状态数减1.(2)置置9法法:1001目标状态目标状态,计数器的模值等于实际计数器的模值等于实际状态数减状态数减1.(3)级联电

32、路级联电路:同步级联同步级联,异步级联异步级联设计设计(1)置置0法法:求结束条件求结束条件:(M)10=(Q3Q2Q1Q0)2 画出电路图画出电路图 验证验证(2) 置置9法法:求结束条件求结束条件:(M-1)10=(Q3Q2Q1Q0)2 画出电路图画出电路图 验证验证(3)级联电路级联电路:同步级联同步级联,异步级联异步级联195的分析和设计的分析和设计分析分析(1)写出写出Q0n的表达式的表达式(2)列出初始状态列出初始状态D0D1D2D3Q0Q1Q2Q3(3)右移右移Q0Q1Q2,计算计算Q0的值的值(4)重复重复(3)的动作直到满足的动作直到满足SH/LD=0(5)实际的状态数就是计

33、数器的模值实际的状态数就是计数器的模值设计设计(1)画出固定结构的画出固定结构的195电路图电路图P230图图6-3-28(2)根据模值确定根据模值确定195的初始值的初始值D0D1D2D3(采用倒推法采用倒推法)(3)验证验证1.移位寄存器最主要的应用是移位寄存器最主要的应用是_;2.二二十进制计数器十进制计数器CT74160的输出进位信号的输出进位信号CO的表达式的表达式_;3.由由4位集成移位寄存器位集成移位寄存器CT74195所构成的环形计数器的模值是所构成的环形计数器的模值是_;答答:1.实现数码的串实现数码的串并转换并转换; 2.Q3Q0; 3. 4; 4.触发器触发器,带反馈的延

34、时元件带反馈的延时元件4.异步时序逻辑电路中的存储元件可以是异步时序逻辑电路中的存储元件可以是( ) 或者或者( );1.采用采用161、160、290实现可变模值计数器的分析和设计；实现可变模值计数器的分析和设计；2.采用采用161、160、290实现级联计数器的分析和设计实现级联计数器的分析和设计(P225,图图6-3-22;习题习题28)；3.采用采用195实现任意模值计数器的分析和设计实现任意模值计数器的分析和设计(P230,图图6-3-28);采用采用161、160、290实现可变模值计数器的分析和设计；实现可变模值计数器的分析和设计；Q3Q2Q1Q0 0 0 1 0 0 0 1 1

35、 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1M=08进制计数器Q3Q2Q1Q0 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1M=16进制计数器分析下图的模值分析下图的模值采用采用161、160、290实现可变模值计数器的分析和设计；实现可变模值计数器的分析和设计；用一块用一块CT74161和必要的门电路实现一频率可调的分频器和必要的门电路实现一频率可调的分频器.当当M=1,实现实现6分频分频;当当M=0,实现实现14分频分频.1 0 1 01 0 1 11 1 0 01 1 0 11 1 1

36、01 1 1 1 M=1616-6=10100 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0 1 1 0 11 1 1 0 1 1 1 1M=0 1416-14=0010M01101 试分析下图所示计数器电路的分频比片1:1001 1010 1011 1100 1101 1110 1111 是模7计数器片2:0111 1000 1001 1010 1011 1100 1101 1110 1111 是模9计数器所以该电路的分频比为:79=63采用采用161、160、290实现级联计数器的分析

37、和设计实现级联计数器的分析和设计分别用中规模计数器分别用中规模计数器160,161,163,290实现模实现模57计数器的设计计数器的设计采用采用160实现模实现模57计数器计数器:采用采用161实现模实现模57计数器计数器:采用采用163实现模实现模57计数器计数器:采用采用290实现模实现模57计数器计数器:Q3Q2Q1Q0D3D2D1D0CPQ3SH/LDCRKJ SRG4CT74LS195CP 0 0 0 0&1采用采用195实现任意模值计数器的分析和设计实现任意模值计数器的分析和设计 Q0 Q1 Q2 Q3 0 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 0

38、1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 0 1 1 0 1 0 1 1 1 1 0 1 1 1 1 0 Q0 Q1 Q2 Q3 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 0 1 1 0 1 0 1 1 1 1 0 1 1 1 1 01 0 1 0M=12M=9分析步骤分析步骤:(1)确定确定Q0Q1Q2Q3的初值的初值:0 0 0 0/1 0 1 0(2)确定确定Q0Q1Q2Q3次态的值次态的值: 次态的次态的Q1Q2Q3有原态的有原态的Q0Q1Q2右移一右移一 位得到位得到 次态的次态的Q0由公式由公式Qn+1=JQn+KQn计算得到

39、计算得到(3)一直重复上述过程直到满足置数条件为止一直重复上述过程直到满足置数条件为止(对上图就是对上图就是Q0Q1Q2=111时完成计数时完成计数) Q0 Q1 Q2 Q3 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 0 1 1 0 1 0 1 1 1 1 0 1 1 1 1 0M=9Q0 Q1 Q2 Q3的波形图如下所示的波形图如下所示:Q0Q1Q2Q3CPD3 D2 D1 D0CTTCTPLDCPCP1CT74161Q3 Q2 Q1 Q0COCR0 0 0 0 例例:分析右图的状态转移真值表分析右图的状态转移真值表 说明电路的模值说明电路的模值Q3Q2

40、Q1Q0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0初始值初始值结束条件结束条件:当当Q3,Q2同时为同时为1时时与非门的输出才为与非门的输出才为0,这时对这时对CT74161进行清进行清0电路模值电路模值=13-1=12(注意注意:161,160反馈置反馈置1接法电路模值等于实际接法电路模值等于实际状态数状态数,不减不减1)反馈复位法反馈复位法(用用CT54LS/74LS290实现实现)Q3 Q2 Q1 Q0 0 0 0 0 0

41、0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1&ZCT54LS290CPCP0Q0CP1R0AR0BQ1Q2Q3S9BS9A17Q3Q2Q1Q0=0110(Q)2(Q)2 =(M)10反馈置位法反馈置位法(用用CT54LS/74LS290实现实现)Q3 Q2 Q1 Q0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0&ZCT54LS290CPCP0Q0CP1R0AR0BQ1Q2Q3S9BS9A1Q3Q2Q1Q0=0110(Q)2(Q)2 =

42、(M1)10700CDD10DBC10ACB00BAAX=1X0X=1X0输出Z(t)次态N(t)初态S(t) A B C BCDADBCCBADABCD(AD)、 (BC)是等价状态对(AC)、 (BD)构成最大等价类集10abb00baaX=1X0X=1X0输出Z(t)次态N(t)初态S(t)令（AD）a，（BC）b得简化状态表第七章第七章 半导体存储器半导体存储器1. 半导体存储器的特点半导体存储器的特点SSM、RAM、ROM；2. 存储器容量的表示方法；存储器容量的表示方法；3. 存储器容量的扩展方法存储器容量的扩展方法(字扩展、位扩展、字位扩展字扩展、位扩展、字位扩展)；4. 存储器

43、的阵列图；存储器的阵列图；5. 分析由分析由PROM实现的组合逻辑电路（熟练掌握）；实现的组合逻辑电路（熟练掌握）；6. 用用PROM实现组合逻辑电路的设计（熟练掌握）。实现组合逻辑电路的设计（熟练掌握）。用若干块用若干块RAM实现位扩展时实现位扩展时,应将应将_,_和和_并接在一起并接在一起.只读存储器只读存储器ROM中的内容中的内容,当电源断掉后又接通当电源断掉后又接通,存储器中的存储器中的 内容内容_.3. CMOS静态静态RAM集成芯片集成芯片HM6246的存储容量是的存储容量是8K8位位,它的它的 地址线的条数是地址线的条数是_,数据线的条数是数据线的条数是_.4. 要构成容量为要构

44、成容量为4K8的的RAM,需要需要_片容量为片容量为2564的的RAM.5. 一个容量为一个容量为1K8的存储器有的存储器有_个存储单元个存储单元.6. 实际中常以字数和位数的乘积表示存储器的容量实际中常以字数和位数的乘积表示存储器的容量,对吗对吗?7.RAM结构的三大部分结构的三大部分_,_,_.答答:1.位扩展位扩展:将芯片的地址线、读将芯片的地址线、读/写控制线、片选线各自并接在一起，写控制线、片选线各自并接在一起， 而数据端单独引出。而数据端单独引出。 字扩展字扩展:将芯片的地址线、读将芯片的地址线、读/写控制线、数据线各自并接在一起写控制线、数据线各自并接在一起, 片选信号端接到选片

45、译码器的输出端片选信号端接到选片译码器的输出端,由片选信号去区分各片的由片选信号去区分各片的 地址地址. 字位扩展字位扩展:同时对字数和字长进行扩展同时对字数和字长进行扩展.2.保持不变保持不变; 3. 13条条,8条条; 4. 32; 5.8192 6.对对7.地址译码器地址译码器,存储矩阵存储矩阵,读写控制电路读写控制电路采用采用PROM进行组合逻辑电路设计的骤进行组合逻辑电路设计的骤:(1)列出真值表列出真值表(逻辑函数、全加器、全减器等逻辑函数、全加器、全减器等);(2)写出最最小项表达式写出最最小项表达式(F=( , , , , , );(3)画点阵图画点阵图 (a)画横线画横线/竖

46、线竖线(线的数目线的数目=2n,n为输入变量的个数为输入变量的个数)并标出原变量与反变量字母并标出原变量与反变量字母 (b)画竖线画竖线/横线横线(线的数目线的数目=2n,n为输入变量的个数为输入变量的个数) 上面的线组成了上面的线组成了与阵列与阵列 (c)画横线画横线/竖线竖线(线的数目线的数目=输出变量的个数输出变量的个数)并标出输出变量字母并标出输出变量字母 这里的线与这里的线与(b)中的线相交组成中的线相交组成或阵列或阵列(4)在与阵列中把输入变量的所有取值组合用小黑点表示出来在与阵列中把输入变量的所有取值组合用小黑点表示出来(在交叉点涂黑在交叉点涂黑) 并在适当的位置标出对应的最小项

47、并在适当的位置标出对应的最小项,用用0、1、2、3、4、5、6、7表示表示(5)在或阵列中把相应逻辑函数所有的最小项用小黑点表示出来在或阵列中把相应逻辑函数所有的最小项用小黑点表示出来分析右图所示由分析右图所示由ROM阵列构成的电路阵列构成的电路,要求要求:(1)该该ROM阵列的容量是多少阵列的容量是多少?(2)写出输出写出输出D和和Ci的最小项表达式的最小项表达式;(3)列出真值表列出真值表;(4)总结逻辑功能总结逻辑功能.Ci-1AABBCi-1CiD 答答:(1)68+28=64(位位)(2)D= Ci=(3)略略(4)实现一位全减器的功能实现一位全减器的功能用ROM实现组合逻辑函数用用

48、ROMROM实现一位全加器实现一位全加器全加器真值表：ABC i iSCO0000010100111001011101110110100100010111最小项之和表达式S =m(1、2、4、7）C0 =m(3、5、6、7）画点阵图：AABBiCiCSOC0 1 2 3 4 5 6 7A:被加数被加数; B:加数加数; S:和和Ci低位向本位的进位低位向本位的进位Co本位向高位的进位本位向高位的进位用ROM实现组合逻辑函数用用ROMROM实现一位全减器实现一位全减器全减器真值表：ABC i iSCO0000010100111001011100111011010010111001最小项之和表达式S =m(1、2、4、7）C0 =m(1、2、3、7）画点阵图：AABBiCiCSOC0 1 2 3 4 5 6 7A:被减数被减数; B:减数减数; S:差差Ci低位向本位低位向本位A的借位的借位