思考题与习题5-答案

1、思考题与习题55-1填空： （1）(79.75)10 = ( 1001111.11 )2 =(4F.C)16= ( 01111001.01110101 )8421BCD。（2）(11011011.01)2= ( DB.4 )16 = ( 219.25 )10 = ( 0010 0001 1100.0010 1000 )5421BCD。（3）(1A.2)16=( 26.125 )10=( 0101 1001.0100 0101 1000 )余3码。（4）(3.39)10=( 11.011 )2，要求转换结果的绝对误差小于(0.02)10。（5）二进制码11000可以是自然数( 24 )10，也可

2、以是( 8 )10的补码。（6）(±0.0101 )2的8位二进制补码分别是( 0.0101000)、(1.1011000 )。（7），则X、Y、Z的真值分别为(52 )10、(75 )10、(76 )10。（8）5位无符号二进制数的取值范围是( )10，5位原码的取值范围是( )10，5位补码的取值范围是( )10。（9）某学院对在校学生的学籍卡片进行编码，其项目要求如题5-1表所示。若采用二进制编码，请将各项应用和总计所需二进码的位数填入表格。题5-1表项 目入学年份专业本/专科班号序号性别合计说 明例：96年共14个同样情况分4班每班50人左右编码位数74126121（10）1

3、001个1异或结果为（ 1 ），1001个0同或结果为（ 0 ）。5-2 判断正误：（1）。 ( )（2）因为，所以。 (× )（3）0。 ( )（4）使等式成立的A1A2A3取值只有001、010、100、111。 ( )（5）若，则。(× )（6）若，则。(× )（7）若，且，则。( )（8）两个表达式不同的逻辑函数一定不相等。 （ × ）（9）任意两个不同的最小项之积恒为0，任意两个不同的最大项之和恒为1。 ( )（10）正逻辑函数表达式与其负逻辑函数表达式互为对偶式。 ( )5-3 选择：（1）( 2.4 )8的8421BCD码为（ D ）。A、

4、10.1 B、010.100 C、0010.0100 D、0010.0101（2）1001个X异或运算的结果为（ C ）。A、0 B、1 C、X D、（3）逻辑门输入A、B和输出F的波形如题5-3图a所示，它是（ D ）的波形。A、与非门 B、或非门 C、同或门 D、异或门题5-3图(a)（4）函数和为（ B ）逻辑关系。A、恒等 B、反演 C、对偶 D、无关。（5）的反函数表达式为（ A ）。A、 B、C、 D、（6）某TTL反相器的延迟时间tPLH=15ns，tPHL=10ns。该器件输入占空比为50%的方波时，频率不得高于( B )。A、20MHz B、30MHz C、40MHz D、5

5、0MHz（7）能实现“线与”逻辑功能的门为（ B ），能用于总线连接的门为（ A ）。A、TTL三态门 B、OC门 C、与非门 D、或非门。（8）题5-3图b所示电路，当E1、E2及E3波形如图所示时，输出F的序列是（ B ）。A、10101 B、11011 C、01110 D、11001题5-3图(b)（9）已知CMOS门的电压和电流的额定值为UOH=4.5V、UOL=0.5V、IOH=100mA 、IOL=360mA，门的电压和电流的额定值为UIH=2V、UIL=0.7V、 IIH=10mA、IIL=0.18 mA，则一个CMOS门的驱动能力是（C ）。A、无法驱动门 B、只能驱动一个门C

6、、可以驱动两个门 D、可以驱动多达10个门（10）TTL与非门多余输入端可以（A，B，C，D），CMOS或非门多余输入端可以（A，D）（多选）。A、经10k电阻接地 B、经10k电阻接电源 C、悬空 D、接其它输入端。5-4 直接画出实现逻辑函数的门电路，允许反变量输入。解5-5 直接根据对偶规则和反演规则，写出函数的对偶函数和反函数表达式。解 ， 。5-6 分别用真值表和表达式变换法证明下列等式（1） （2）解：（1）（2）真值表（略）5-7 真值表A B CF000000100100011010011011110011115-7 列出的真值表，写出最小项表达式和最大项表达式的变量形式和简写

7、形式。解 先将函数表达式变换成与或式，然后列出真值表根据真值表分别写出最小项表达式和最大项表达式5-8 用代数法化简下列逻辑函数（1）；（2）；（3）；（4）。解 （1）， （2）， （3）， （4）（1）（2） = = =（3）CDAB000111100011101111111101（4）5-9 用卡诺图化简下列逻辑函数（1），求出最简与或式；解 最简与或式为 （2），求最简与或式和最简或与式；解 本题待化简的函数是一般或与式，在确定自变量取值与函数值关系、填写卡诺图时，应该根据或与式的特点，看函数值何时为0：任意一个和项为0时，函数值就为0。构成和项的变量全都是0时，和项才为0。由此，可以

8、在卡诺图中填入所有的0。圈0得最简或与式为 ；圈1得最简与或式为 。CDAB00011110000100001100010CDAB0001111000111101111101111（3），求最简与或式和最简或与式；解 最简与或式 最简或与式 注意：可以有多种相互等价的圈法，答案不唯一！（4），且，求最简与或式和最简或与式；解 先确定任意项：有两种不同的圈法，下两式均可，既是最简与或式，也是最简或与式。 BCA00011110011110BCA00011110011110或 （5），且，求最简与或式；解 逐项填卡诺图，任意1项为1，Y即为1。化简得最简与或式为：（6），其中C和D不能取相同的值，

9、求最简与或式；解 填写卡诺图，画圈，得最简与或式 （7），求最简或与式，并用或非门实现（允许反变量输入）；解 5-10 逻辑函数的最简与或式是（ ）（填空），其中任意项可以写成约束条件表达式为（ D ）（选择）。A、 B、C、 D、5-11 有一组合逻辑电路的输入A、B、C及输出Z的波形如题5-11图所示。列出真值表，用卡诺图化简法求出最简与或式，并用与非门实现。解 真值表如表所示，最简与或式为，与非门电路图如图所示。 真值表A B CZ00010010010101111000101011011111题5-11图ABZCACBZ&&5-12 已知逻辑函数，约束条件为。试用卡诺图

10、化简该函数，并用题5-12图所示与或非门实现（允许反变量输入）。解 将给定函数写成与或式后填卡诺图，用与或非门实现时，应在卡诺图中圈0，求出最简或与式，再变换表达式，得到最简与或非式。逻辑门多余输入端置1，也可以与其它输入端并联。1题5-12图&1AD1BC1ADF5-13已知逻辑门的输出电平UOH3.6V、UOL0.4V，输入电平UIH1.4V、UIL1.1V，求该器件的抗干扰容限UN。 解 UN= 0.7V。5-14已知TTL反相器参数UIH=3V，UIL=0.3V，UOFF=0.8V，UON=1.8V，求其低电平噪声容限UNL。 解 UNL= 0.5V。5-15某TTL反相器的电

11、流参数为IIH=20A；IIL=1.4mA；IOH=400A；IOL=14mA，求它的扇出系数。 解 扇出系数= 10。题5-16图5-16题5-16图所示电路。若均为TTL逻辑门，写出其输出函数表达式为；若均为CMOS逻辑门，写出输出函数表达式。解 若均为TTL逻辑门，；若均为CMOS逻辑门， 。5-17 两个组合电路如题5-17图所示，试写出F和Y的输出函数表达式，列出真值表。&EN1EN=1ABCF&&R+UCCYABC题5-17图真值表A B CFY0001100111010110110010011101011100011110解 填写真值表时，不必写成与或式，

12、根据上面的表达式和逻辑运算特征填写即可。5-18 分析题5-18图所示电路，求出输出函数表达式，列出真值表，说明其逻辑功能。真值表ABCF00000011010101101001101011001111题5-18图解 真值表如右表所示；逻辑功能：三变量异或运算，或：三变量同或运算，或：奇数个1判别电路。5-19分析题5-19图所示电路，写出输出函数的最小项表达式，列真值表，并说明功能。解 （1），题5-19图（2）真值表真值表ABF1F20000011010101101（3）功能：1位半加器，F1为进位输出，F2为和输出。5-20 某培训班开有微机原理、信息处理、数字通信和网络技术四门课程，如

13、果通过考试，可分别获得5分、4分、3分和2分。若课程未通过考试，得0分。至少要获得9个学分才可结业。设计一个判断学生能否结业的逻辑电路，用与非门实现。解 定义变量A、B、C、D分别表示微机原理、信息处理、数字通信和网络技术考试结果，取值为1表示通过，0表示未通过。定义变量F表示该生能否结业，1表示可以结业，0表示不能结业。用卡诺图化简时，通常可以不必列出真值表，直接画出卡诺图。CDAB0001111000011111111101最简与或式：；最简与非式：5-21 学校举办游艺会，规定男生持红票入场，女生持绿票入场，持黄票的人无论男女都可入场。如果一个人持有多种票，只要有符合条件的票就可以入场。

14、试分别用与非门和或非门设计入场控制电路。解 定义变量：设A表示性别，取值0为男，1为女；B、C、D分别表示黄票、红票、绿票，取值0表示无票，1表示有票。输出变量F0表示不能入场，F=1表示可以入场。列出真值表。卡诺图化简（略），求出函数F的最简与或式和或与式真值表ABCDFABCDF00000100000001010011001011010000111101110100111001010111101101101111010111111111变形后，分别用与非门和或非门实现的电路如图所示，允许反变量输入。5-22 设A、B、C、D分别代表四对话路，正常工作时最多只允许两对同时通话，并且A路和B路

15、、C路和D路、A路和D路不允许同时通话。试用或非门设计一个逻辑电路，指示不能正常工作的情形（不允许反变量输入）。解 设A、B、C、D取值为1表示通话，0表示不通话；F=1表示不能正常工作。真值表如表所示。用卡诺图化简（略），求得的最简或与式为。或非门电路如图所示。真值表ABCDFABCDF00000100000001010011001001010000111101110100011001010101101101100111010111111111题5-23表供血血型受血血型AA, ABBB, ABABABOA, B, AB, O5-23 用与非门为医院设计一个血型配对指示器，当供血和受血血型不

16、符合题5-23表所列情况时，指示灯亮。解 设供血血型用变量WX的取值表示，受血血型用变量YZ的取值表示，血型编码为：O型（00）、A型（01）、B型（10）、AB型（11）。F表示血型配对结果，F=1表示血型不符，指示灯亮（需要一个高电平驱动的指示灯）；F=0表示血型配对成功，指示灯不亮。根据上述变量定义和血型对照表，可以导出真值表。采用卡诺图化简（圈1）可以求出最简与或式 WXYZF供受WXYZF供受00000OO10001BO00010OA10011BA00100OB10100BB00110OAB10110BAB01001AO11001ABO01010AA11011ABA01101AB11

17、101ABB01110AAB11110ABAB最简与非门电路如图所示（允许反变量输入）。5-24 试用7483分别实现将8421BCD码转换为余3码的电路、将余3码转换为8421BCD码的电路。A3 A2 A1 A0B3 B2 B1 B0C0C4S3 7483842100余3码0S2S1S011010A3 A2 A1 A0B3 B2 B1 B0C0C4S3 7483842100余3码0S2S1S000110解5-25 题5-25图所示电路的输入信号为余3码，试列出该电路的真值表，说明电路完成何种编码转换？若将输入A直接连接B1和B0、B3和B2接地，那么电路又完成何种编码转换？A3 A2 A1

18、 A0B3 B2 B1 B0C0C4S3 7483ABCD0100WXYZ0S2S1S0题5-25图解 （1）A=0时，7483执行加13（等效于减3）操作；A=1时，7483执行加0操作（等值输出）。真值表略；功能：余3码5421BCD码转换电路。（2）A=0时，输入编码直接输出；A=1时，输入编码3输出；功能：5421BCD码2421BCD码转换电路。5-26 试用4位全比较器7485实现4舍5入的电路功能。解 如图所示，输入ABCD为1位8421BCD码，若大于4，则输出F=1，否则F=0。FA3A2A1A007485B3B2B1B0ABCD0100015-27 题5-27图中8421B

19、CD编码器输入、输出高电平有效，8421BCD码由DCBA输出，试写出函数F(D,C,B,A)的与或式，说明何时LED亮，并进一步说明电路功能。题5-28图Y0Y1Y2Y374148EOEIY0Y1Y2I0I1I7I1I7I8I9&&11I0&111&&题5-27图解 ，显然，当DCBA0001、0011、0101、0111、1001时，F=1；即当BCD码为奇数时，F=1，灯亮；8421码为奇数对应于编码输入、分别有效。该电路的功能是：奇数编号的编码输入信号有效时，灯亮。5-28 8线3线优先编码器74148接成题5-28图所示电路，试说明该电路的逻辑

20、功能和工作原理。解 该电路利用8线3线优先编码器74148实现了一个8421码优先编码器，输入低电平有效，输出为原码。当为0时，右边的与非门输出1，74148不使能，其编码输出为111，整个电路的输出Y3Y2Y1Y0=1001；当为1、为0、时，右边的与非门输出1，74148不使能，其编码输出为111，整个电路的输出Y3Y2Y1Y0=1000；当=1，=0时，右边的与非门输出0，74148使能，其编码输出为000，整个电路的输出Y3Y2Y1Y0=0111；题5-29表输入输出ABY0Y1Y2Y3001000010100100010110001其它情况依此类推。5-29某电路的真值表如题5-29

21、表所示，写出Y1的最小项表达式和Y3的最大项表达式，说明该电路的逻辑功能。解 Y1的最小项表达式为，Y3的最大项表达式为，该电路的逻辑功能是输出高电平有效的24译码器。5-30 1位全减器是考虑低位借位的两个1位二进制数的减法运算电路，题5-30图是用74138实现的1位全减器，试写出输出表达式，列出真值表，说明各输入、输出信号含义。真值表A B CYX0 0 0000 0 1110 1 0110 1 1101 0 0011 0 1001 1 0001 1 111题5-30图YA2A1A074138G1G2AG2BY0Y1Y2Y3Y4Y5Y6Y7&&XABC100 解 题5-3

22、1图真值表如上，输入A是被加数，B是减数，C是来自低位的借位输入；输出Y是向高位的借位输出，X是本位的差。5-31 题5-31图所示电路中，BIN/QUAD是2-4线译码器，低电平使能，编码输入端A1A0输入二进制编码，译码输出端0、1、2、3高电平有效。试说明电路的工作原理，写出函数F的表达式，说明电路的逻辑功能。解 A=0时，上面的2-4线译码器使能，根据BC的值相应的译码输出端为1。以图示Y1为例，显然，只有在A=0，且 BC=01时，才有Y1=1，即Y1与ABC=001对应，输出高电平有效，所以Y1输出为ABC的最小项m1。A=1时，下面的译码器使能，同理可得，图示Y7仅在ABC=11

23、1时为1，因此Y7=m7。该电路中的两个24线译码器级联扩展为输出高电平有效的38译码器，扩展方法是用输入编码的最高位A分别使能两个24线译码器，编码输入的两个低位信号B、C用于两个24线译码器的片内译码，级联后的译码输出从上到下为Y0到Y7。功能：奇偶判别。当输入变量中有奇数个取值为1时，输出为1。5-32 某逻辑函数F(A,B,C)，时，；时，。试用74138实现该函数。真值表ABCF00000011010101101000101011001111解 A2A1A074138G1G2AG2BY0Y1Y2Y3Y4Y5Y6Y7ABC100F&5-33客运列车分为高铁（G）、动车（D）和快

24、车（K），发车优先顺序依次为高铁、动车、快车，同一时间内只能有一种列车从车站开出，即只能给出一个开车信号。试用74138构造一个满足上述要求的排队电路，画出电路图。真值表GDKLGLDLK000000001001010010011010100100101100110100111100解 设三种车辆对应变量G、D、K取值为1表示请求发车；发车指示灯为高铁LG、动车LD、快车LK，为1时给出开车信号（相应灯亮）。要设计的电路是三输入、三输出电路，真值表，表达式，电路图如下。LKA2A1A074138G1G2AG2BY0Y1Y2Y3Y4Y5Y6Y71GDK100LGLD&，。5-34 已知数

25、据选择器74151构成的逻辑电路如题5-34图所示，写出输出函数的最小项表达式。解 (3,4,5,8,9,10,15）。GD0D1D2D3D4D5D6D7YA2A1A074151Z2Z1Z0FG1Y0Y1Y2Y3Y4Y5Y6Y7A2A1A074138G2AG2BX2X1X01题5-35图GD0 D1 D2 D3 D4 D5 D6 D7Y1A2A1A074151FABC1DDD题5-34图5-35由译码器74138和数据选择器74151组成题5-35图所示电路。X2X1X0及Z2Z1Z0为两个三位二进制数。试分析电路的逻辑功能。解 74138的输出是X2X1X0的最大项（最小项的非），其中是X2

26、X1X0的最小项；74151输出，其中是Z2Z1Z0的最小项，。注意到译码器只有X2X1X0编码值对应的输出端为0，所以只有当选择器的地址Z2Z1Z0与X2X1X0相等时，输出F才为0。该电路的功能是两个三位二进制码X2X1X0和Z2Z1Z0取值一致判别电路，相同时F=0。5-36 分析题5-36图所示由数据选择器74151和加法器7483组成的逻辑电路。写出电路中信号F的最小项表达式，列出电路真值表。解 电路中的74151实现了一个4变量逻辑函数，X3=0时，74151所有数据输入端都为0，从而F=0；当X3=1，且X2X1X0=000和001时，F=0；X2X1X0=010111时，F=1

27、。综合来看，X3X2X1X0取值为00001001时，F=0；10101111时，F=1，这是一个判断输入X是否大于9的电路，当输入X大于9时，F=1；否则F=0。 再看7483，F=0时，整个电路的输出Y=X；F=1时，Y=X+6。真值表略。题5-36图题5-37图A1A01GD0 D1 D2 D3 YFBC74153A1A0GD0 D1 D2 D3 Y741531AD15-37 74153是双4选1数据选择器，两个4选1共用地址信号A1A0，有各自的片选端，低电平有效。题5-37图是用1片74153构成的4人表决电路，试写出输出函数的最小项表达式，列出真值表，说明该电路是如何用两个4选1实现四变量逻辑函数的。解 A=0时，左边的4选1使能，输出；此时右边4选1输出。 A=1时，右边的4选1使能，输出；此时左边4选1输出。输出函数的最小项表达式为 真值表略。电路结构特点：该电路用A变量选择两个4选1，输出用或门合并，构成了一个8选1，其地址变量是ABC，数据端D0D7从左到右，输出是F，用这个8选1实现4变量逻辑函数。5-38 设计一个符合题5-38表的函数发生器，S1、S0为功能选择输入，A、B为数据输入，F为函数输出。试用数据选择器74151实现（允许反变量输入）。真值表S1S0ABFDi00000D0=01000101D1=11101000D2=B1