第4章存储系统

1、CS&T Information CourseBeyond Technology计算机组成原理计算机组成原理大连东软信息学院精品课程大连东软信息学院精品课程CS&T Information Course第第4章章 存储系统存储系统CS&T Information Course本章线索本章线索CS&T Information Course存储系统的位置和作用？存储系统的位置和作用？ 位置 作用：存储程序和数据。CS&T Information Course4.1存储系统概述存储系统概述存储器的分类存储器的分类 市面上常见的存储器件有哪些？CS&T

2、Information Course4.1存储系统概述存储系统概述存储器的分类存储器的分类 CS&T Information Course4.1存储系统概述存储系统概述存储系统的主要性能指标存储系统的主要性能指标 主存储器的主要性能指标容量和速度表示容量的表示容量的常用符号？常用符号？CS&T Information Course4.1存储系统概述存储系统概述存储系统的主要性能指标存储系统的主要性能指标 辅助存储器的主要性能指标CS&T Information Course4.1存储系统概述存储系统概述存储系统的层次结构存储系统的层次结构 存储系统的发展趋势？ 大容量、

3、低成本、高速度辅存辅存主存主存/cache/cacheCS&T Information Course4.1存储系统概述存储系统概述存储系统的层次结构存储系统的层次结构 二级存储结构 三级存储结构CS&T Information Course4.2主存储器系统主存储器系统半导体半导体只读只读存储器存储器 掩模式只读存储器（ROM） 可编程只读存储器PROM（Programmable ROM） 可擦除可编程只读存储器EPROM（Erasible PROM） 电可擦可编程只读存储器E2PROM（ Electrically EPROM） 闪速存储器（Flash Memory）CS&am

4、p;T Information Course4.2主存储器系统主存储器系统半导体随机半导体随机读写读写存储器存储器 静态随机读写存储器静态随机读写存储器 六管静态存储元六管静态存储元CS&T Information Course4.2主存储器系统主存储器系统半导体随机读写存储器半导体随机读写存储器 静态随机读写存储器静态随机读写存储器 静态随机读写存储芯片举例静态随机读写存储芯片举例HM6264CS&T Information Course4.2主存储器系统主存储器系统半导体随机读写存储器半导体随机读写存储器 动态随机读写存储器动态随机读写存储器 四管动态存储元四管动态存储元

5、单管动态存储元单管动态存储元CS&T Information Course4.2主存储器系统主存储器系统半导体随机读写存储器半导体随机读写存储器 静态随机读取存储器静态随机读取存储器SRAM（Static RAM） 优点：不需要刷新，简化了外部电路。优点：不需要刷新，简化了外部电路。 缺点：包含管子数目多，功耗较大。缺点：包含管子数目多，功耗较大。 动态随机读取存储器动态随机读取存储器DRAM（Dynamic RAM） 优点：优点： 集成度高，功耗低，适于构成大容量的存集成度高，功耗低，适于构成大容量的存储器。储器。 缺点：需增加刷新电路。缺点：需增加刷新电路。CS&T Inf

6、ormation Course4.2主存储器系统主存储器系统微型计算机中的半导体微型计算机中的半导体存储器实例存储器实例 基本输入输出系统（BIOSBasic Input/Output System）：ROM实例 内存条：RAM实例 笔记本电脑密码存储芯片SDRAM内存条CS&T Information Course4.3辅助存储系统辅助存储系统磁介质存储器磁介质存储器 特点：存储容量大，位成本低，信息保存时间长，特点：存储容量大，位成本低，信息保存时间长，读出时不需要再生。读出时不需要再生。 磁盘存储器磁盘存储器 特点：可随机存取，访问速度快。特点：可随机存取，访问速度快。 磁带存储

7、器磁带存储器 特点：只能顺序存取，访问速度慢，主要用于脱机特点：只能顺序存取，访问速度慢，主要用于脱机存储存储。CS&T Information Course4.3辅助存储系统辅助存储系统磁介质存储器磁介质存储器 磁介质存储元的存储原理CS&T Information Course4.3辅助存储系统辅助存储系统磁介质存储器磁介质存储器 硬磁盘的工作原理CS&T Information Course4.3辅助存储系统辅助存储系统光介质存储器光介质存储器 特点：记录密度大，存储容量大，没有磨损，特点：记录密度大，存储容量大，没有磨损，可长期保存信息，误码率低可长期保存信息，

8、误码率低。 只读型（只读型（CD-ROM）光盘：形变型记录方式）光盘：形变型记录方式 追记型（追记型（CD-R）光盘：形变型记录方式）光盘：形变型记录方式 可改写型光盘：磁光型、相变型记录方式可改写型光盘：磁光型、相变型记录方式CS&T Information Course4.3辅助存储系统辅助存储系统电子介质存储器电子介质存储器 特点：体积小、可靠性高、非易失性存储器。特点：体积小、可靠性高、非易失性存储器。 USB闪存盘闪存盘 以闪存芯片为存储介质以闪存芯片为存储介质 无需驱动器无需驱动器 由由USB端口、主控芯片、端口、主控芯片、FLASH闪存、闪存、PCB底板底板和外壳构成和外

9、壳构成CS&T Information Course存储系统概述小结存储系统概述小结 存储系统的层次结构存储系统的层次结构 存储系统分类存储系统分类CS&T Information Course4.4主存储器的扩展与组织主存储器的扩展与组织主存储器与主存储器与CPU的连接的连接 主存与CPU之间的硬连接CS&T Information Course4.4主存储器的扩展与组织主存储器的扩展与组织主存储器与主存储器与CPU的连接的连接 主存与CPU之间的硬连接 三组连线 地址总线（AB） 数据总线（DB） 控制总线（CB） 两个寄存器 存储器地址寄存器（MAR）：接受指令地

10、址或操作数地址 存储器数据寄存器（MDR）：向主存写入数据或从主存读出数据的缓冲部件CS&T Information Course4.4主存储器的扩展与组织主存储器的扩展与组织主存储器与主存储器与CPU的连接的连接 CPU对主存的基本操作 读操作：是指从CPU送来的地址所指定的存储单元中取出信息，再送给CPU，操作过程为： AddressMARAB CPU将地址信号送至地址总线 Read CPU发读命令 Wait for MFC 等待存储器工作完成信号 DataDBMDR 读出信息经数据总线送至CP 写操作：将要写入的信息存入CPU所指定的存储单元中，操作过程为： AddressMAR

11、AB CPU将地址信号送至地址总线 DataMDRDB CPU将要写入的数据送至数据总线 Write CPU发写信号 Wait for MFC 等待存储器工作完成信号CS&T Information Course4.4主存储器的扩展与组织主存储器的扩展与组织主存储器的扩展主存储器的扩展 例1：主存储器的总容量为 16K8（位），而选用的存储器芯片为 16K2 （位） 步骤： 选择扩展方式：位扩展 选择芯片个数：4片 地址线选择：A0A13（来自CPU） 片选信号选择：CS（来自CPU） 数据信号选择：D0D7（来自CPU）CS&T Information Course4.4主存

12、储器的扩展与组织主存储器的扩展与组织主存储器的扩展主存储器的扩展0 0CS片选信号低电平有效四个芯片同时工作数据同时进入数据同时进入四个芯片的统四个芯片的统一地址一地址访问四个芯片访问四个芯片的同一地址的同一地址同时访问四个芯片的D1，D0位，即一次读写8位，完成位扩展CS&T Information Course28位扩展 要点： （1）芯片的地址线A、读写控制信号WE#、片选信号CS#分别连在一起； （2）芯片的数据线D分别对应于所搭建的存储器的高若干位和低若干位。CS&T Information Course4.4主存储器的扩展与组织主存储器的扩展与组织主存储器的扩展主存

13、储器的扩展 例2：主存储器的总容量为 64K8（位），而选用的存储器芯片为 HM6264 步骤： 选择扩展方式：字扩展 选择芯片个数：8片 地址线选择：A0A12（来自CPU） 片选信号选择：A13A15（来自CPU）1. 数据信号选择：D0D7（来自CPU）CS&T Information Course4.4主存储器的扩展与组织主存储器的扩展与组织主存储器的扩展主存储器的扩展3-8译码器译码器0 00 01 1Y4=0Y4=0片选信号片选信号CS低电平低电平有效，该片有效，该片内容可访问内容可访问其余片其余片CS引脚引脚为高电平，不为高电平，不工作工作CS&T Informa

14、tion Course31字扩展字扩展 要点： （1）芯片的数据线D、读写控制信号WE#分别连在一起; （2）存储器地址线A的低若干位连接各芯片的地址线; （3）存储器地址线A的高若干位作用于各芯片的片选信号CS#。CS&T Information Course4.4主存储器的扩展与组织主存储器的扩展与组织主存储器的扩展主存储器的扩展 例3：主存储器的总容量为 64K8（位），而选用的存储器芯片为16K2（位）， 步骤： 选择扩展方式：字位同时扩展 选择芯片个数：16片 地址线选择：A0A13（来自CPU） 片选信号选择：A14A15（来自CPU）1. 数据信号选择：D0D1（来自CP

15、U）CS&T Information Course216KCS0AWECS13A12A0AWECS0AWECS0AWE15A14A0AWE13A12A13A12A13A12A13A12A2:4译码器216K216K216K1D0D1D0D1D0D1D0D216KCS0AWECS13A12A0AWECS0AWECS0AWE13A12A13A12A13A12A216K216K216K1D0D1D0D1D0D1D0D216KCS0AWECS13A12A0AWECS0AWECS0AWE13A12A13A12A13A12A216K216K216K1D0D1D0D1D0D1D0D216KCS0AW

16、ECS13A12A0AWECS0AWECS0AWE13A12A13A12A13A12A216K216K216K1D0D1D0D1D0D1D0D0D1D2D3D4D5D6D7D0123YYYY12345678910111213141516低电平时，低电平时，一组内的四一组内的四个芯片并行个芯片并行有效有效0 01 10 0只选中该组芯片0 00 00 00 0根据地址线及片选信号使一组根据地址线及片选信号使一组芯片同一地址内容被并行访问芯片同一地址内容被并行访问位的扩展位的扩展字扩展，扩展出字扩展，扩展出4组组CS&T Information Course343、字位扩展 需扩展的存储器

17、容量为M N位 , 已有芯片的容量为L K位 (LM,K存储器存储器容量时怎么办？容量时怎么办？CS&T Information Course4.4主存储器的扩展与组织主存储器的扩展与组织主存储器的组织主存储器的组织 例5：CPU的寻址能力为 64K8（位），而选用的存储器芯片为 HM6264，假设CPU地址总线为16位，用4个芯片进行扩展，要求地址范围为4000HBFFFH 方案一：使用部分地址信号方案一：使用部分地址信号 方案二：使用全部地址信号方案二：使用全部地址信号对上述问题的解决：如下例，对上述问题的解决：如下例，CPU寻址能力寻址能力主存储器总主存储器总容量，意味着容量，意

18、味着CPU的地址线足够多，的地址线足够多，CPU可访问地址大于可访问地址大于内存容量内存容量64K=2的的16次方，次方，CPU地址总线地址总线16根根8K*8位位4*8K=32K，主，主存容量存容量32K216=64K32KCS&T Information Course4.4主存储器的扩展与组织主存储器的扩展与组织主存储器的组织主存储器的组织 方案一结构图8K88K88K88K8CPU138A15A14A13WEA12 A0D7D074LS138CBAY7Y6.Y1Y0GSA12 A11A0WED7D0GSA12 A11A0WED7D0GSA12 A11A0WED7D0GSA12 A

19、11A0WED7D0一个芯片容一个芯片容量为量为8K*位，位，需要用需要用13根根地址线地址线剩余剩余3根全根全部参与译部参与译码码138译码器，共能译出译码器，共能译出8种结果，但主存总容量种结果，但主存总容量小于小于CPU寻址能力，因此根据存储器的扩展方寻址能力，因此根据存储器的扩展方式看到，只需要选择其中四个芯片，因此译码式看到，只需要选择其中四个芯片，因此译码输出只用输出只用4条线，其余空闲条线，其余空闲为什么选取这四条线片选？为什么选取这四条线片选？题目要求：地址范围为题目要求：地址范围为4000HBFFFH，分四片，因此，分四片，因此，四个起始地址的高四位分别为：四个起始地址的高四

20、位分别为：010，011，100，101，因，因此选择此选择Y2Y5输出片选，其余空闲输出片选，其余空闲CS&T Information Course4.4主存储器的扩展与组织主存储器的扩展与组织主存储器的组织主存储器的组织 方案一地址分配根据地址要求确定根据地址要求确定的片选信号的片选信号地址要求，地址要求，分四片分四片CS&T Information Course 上述这种方式，当CPU寻址范围大于内存范围，仍采用全译码，剩余地址线全部参与译码，译码后的线路有空闲线。 思考1：是否是地址和物理位置唯一对应？ 是，但译码过后有空闲线 思考2：另行设计一种全译码组织方式，使得C

21、PU地址线全用，并且译码过后也没有空闲线CS&T Information Course全译码方案二 只要是全译码方式，CPU地址线没有空闲，最终一个地址对应一个物理单元。 方案二，使得译码过后的线也没有空闲。 思考：如何实现？由于内存共由于内存共4个芯片，因此，用个芯片，因此，用2条线进行片选，产生条线进行片选，产生4个输个输出，这样就没有空闲线路。另外根据地址要求，将剩余的出，这样就没有空闲线路。另外根据地址要求，将剩余的CPU空闲线与译码电路相结合空闲线与译码电路相结合CS&T Information Course全译码方案二地址线与地址范围对应关系芯片芯片片内地址片内地址

22、译码输出译码输出地址范围地址范围A15A14A13A12A0101000000000000001111111111111Y1=04000H5FFFH201100000000000001111111111111Y2=06000H7FFFH310000000000000001111111111111Y3=08000H9FFFH410100000000000001111111111111Y4=0A000HBFFFHY Y Y Y译码器译码器据此画真值表，据此画真值表，分析得到最终电分析得到最终电路路CS&T Information Course4.4主存储器的扩展与组织主存储器的扩展与组织主

23、存储器的组织主存储器的组织 方案二地址分配CS&T Information Course地址线与译码输出关系、片选关系真值表A15A14A13译码输出译码输出片选信号片选信号芯片芯片010Y1=001011Y2=002100Y3=003101Y4=004A15信号为信号为1时，取非之后，时，取非之后，再与译码输出信号相或，得到再与译码输出信号相或，得到低电平片选信号，选中唯一一低电平片选信号，选中唯一一个芯片，且符合地址要求个芯片，且符合地址要求A15信号为信号为0时，与译码输出信号时，与译码输出信号相或，得到低电平片选信号，选相或，得到低电平片选信号，选中唯一一个芯片，且符合地址要中

24、唯一一个芯片，且符合地址要求求CS&T Information Course4.4主存储器的扩展与组织主存储器的扩展与组织主存储器的组织主存储器的组织 方案二结构图8K88K88K88K8CPU138A15A14A13WEA12 A0D7D0BAY3Y2Y1Y0GSA12 A11A0WED7D0GSA12 A11A0WED7D0GSA12 A11A0WED7D0GSA12 A11A0WED7D0+代入：代入：A15，A14，A13为为100时时100选中该芯片，该芯片的地址从选中该芯片，该芯片的地址从4000H开始开始5FFF结束。符合结束。符合题目要求题目要求存储器的四个芯片都以此方

25、式组织，从而达到对地址的要求，4000HBFFFH，并且地址与物理单元一一对应CS&T Information Course全译码 方案一：所有地址线均参与译码，译码后有空闲线 方案二：部分根地址线参与译码，剩余地址线也不能不空闲，并符合地址范围要求，需要参与到2根地址线组成的译码电路中。译码后也没有空闲线CS&T Information Course部分译码方式 当实际使用的存储空间比CPU可访问的最大存储空间小，而且对其地址范围没有严格要求的情况下可采用部分译码方式，即只采用除片内寻址外的高位地址的一部分来产生译码信号。 即：当CPU寻址能力大于实际存储空间时，可采用全译码

26、，即CPU线全用（方案1、2等） 如果对地址范围没有严格要求，也可以采用部分译码CS&T Information Course4.4主存储器的扩展与组织主存储器的扩展与组织主存储器的组织主存储器的组织 例7： CPU的最大寻址能力为64K8位，存储器芯片容量为8K8位，用4个芯片进行扩展Y Y Y Y Y Y Y Y8K88K88K88K8CPU138A15A14A13WEA12 A0D7D074LS138BAY3Y2Y1Y0GSA12 A11A0WED7D0GSA12 A11A0WED7D0GSA12 A11A0WED7D0GSA12 A11A0WED7D0CPU地址地址线线1位空闲

27、位空闲CS&T Information Course4.4主存储器的扩展与组织主存储器的扩展与组织主存储器的组织主存储器的组织 芯片的地址范围 1号芯片地址重叠区Y Y Y Y Y Y Y Y Y Y Y Y Y Y思考：什么叫地址重叠？思考：什么叫地址重叠？多个地址对应同一个物理单元，叫做地址重叠多个地址对应同一个物理单元，叫做地址重叠例如：对于例如：对于1号片中地址的访问，号片中地址的访问，0100000000000000和和110000000000000都访问都访问1号片的第号片的第1个地址个地址单元，其他地址单元也一样，都有单元，其他地址单元也一样，都有2个地址对应，说明个地址

28、对应，说明1号片的地址重叠区有号片的地址重叠区有2个个CS&T Information Course4.4主存储器的扩展与组织主存储器的扩展与组织主存储器的组织主存储器的组织 例6：主存储器的总容量为 64K8（位），而选用的存储器芯片为 HM6264，假设CPU地址总线为20位，则各芯片的片内地址为（每个芯片有16个地址重叠区）：Y Y Y Y Y Y Y YA15，A14,A13为参与为参与译码片选的地址线译码片选的地址线CPU空闲空闲4根线，根线，共共16中组合情况，中组合情况，会造成会造成16个地址个地址重叠区重叠区A19A16为为0000A19A16为为1111CS&

29、T Information Course16171819AAAA131415AAA012 AA16171819AAAA131415AAA012 AA思考： 上表中，2号芯片共有多少个地址重叠区？ 能否写出这些地址重叠区？CS&T Information Course部分译码小结 CPU可访问最大空间最大存储空间 对其地址范围没有严格要求 只采用除片内寻址外的高位地址的一部分来产生译码信号（CPU地址线有空闲） 如果CPU地址线有n位空闲，则一个芯片的重叠地址区有几个？如果如果CPU地址线有地址线有n位空闲，则位空闲，则1个个芯片的重叠地址区有芯片的重叠地址区有2n个，即：个，即：一个物

30、理单元对应一个物理单元对应2n个地址个地址CS&T Information Course全译码和部分译码随堂练习 P128页 18题 全译码 P127 页11题 部分译码CS&T Information CourseP28 18题 若某微机系统中有一EPROM芯片，它与CPU的连接如图4.24所示，求此EPROM的地址空间的范围。+A13A12A11A14A15CBA74LS138Y6CSEPROMA10A0A10A0组织方式是全译码还是部组织方式是全译码还是部分译码？为什么？分译码？为什么？CS&T Information CourseP127 11题 若某计算机系统

31、中的CPU的地址总线数目为20位，采用如图4.22所示的两片128K8位的EPROM构成主存储器，它们的地址线与CPU的连接如图所示，求 （1）这两片EPROM分别存在几个地址重叠区？ （2）分别写出两片EPROM所有的地址重叠区的范围。CSCS016 AA016 AA016 AA1718ACS&T Information Course4.4存储系统的发展存储系统的发展高速缓冲存储器高速缓冲存储器 所谓Cache，即高速缓冲存储器，是位于CPU和主存储器DRAM之间的规模较小的但速度很高的存储器，通常由SRAM组成。 在Cache中保存着主存储器内容的部分副本，CPU在读写数据时，首先

32、访问Cache。 命中与命中率 片内Cache与片外CacheY Y Y Y Y Y Y Y Y Y Y Y Y YCS&T Information Course4.4存储系统的发展存储系统的发展虚拟存储系统虚拟存储系统 需要运行的程序比主存的容量大，那么要运行该程序，则需要用虚拟存储器来解决这个问题。 操作系统把主存和辅存这两级存储系统管理起来，一个大的作业在执行的时候，其一部分地址空间在主存，一部分地址空间在辅存，当所访问的信息不在主存中的时候，则由操作系统把它从辅存调入主存。 虚存的大小由CPU提供的虚拟地址码决定。 具备了辅助软硬件的主辅两级存储层次才能构成一个虚拟存储器系统。Y Y Y Y Y Y Y Y Y Y Y Y Y YCS&T Infor