计算机组成原理(6

1、ALUCPU主机主机I/O设备设备CU主主存存CPUCUALU完成对数据完成对数据的暂存及运的暂存及运算处理算处理基本运算规则基本运算规则基本硬件配置基本硬件配置指挥各部件指挥各部件协同运行协同运行节拍分析节拍分析CU 设设计逻辑计逻辑微程序微程序硬布线硬布线ALU第第章章 计算机的运算方法计算机的运算方法6.1 无符号数和有符号数无符号数和有符号数6.3 定点运算定点运算6.2 数的定点表示和浮点表示数的定点表示和浮点表示6.4 浮点四则运算浮点四则运算6.5 算术逻辑单元算术逻辑单元重点重点： 1、数的表示法； 2、分析移位运算、定点加减运算、定点乘法运算以及浮点补码加减运算规则运算规则，

2、理解相应运算基本硬件配置硬件配置； 3、运算器功能分析与设计运算器功能分析与设计，包括提高运算速度采取的快速进位链等的设计方法。 难点难点： 1、溢出判断：定点运算与浮点运算溢出判断方法不同； 2、符号位的处理：原码和补码运算的最根本的区别在于对符号位的处理方法不同； 3、浮点数阶码表示：采用移码或补码不同表示法时，运算规则和溢出判断规则不同。 6.1 无符号数和有符号数无符号数和有符号数 机器数编码规则机器数编码规则一、无符号数一、无符号数n位自然二进制码位自然二进制码所有二进制位均表示数值所有二进制位均表示数值位数反映无符号数的表示范围位数反映无符号数的表示范围 8 位位 0 25516

3、位位 0 65535带符号的数带符号的数 符号数字化的数符号数字化的数+ 0.10110 1011小数点的位置小数点的位置+ 11000 1100小数点的位置小数点的位置 11001 1100小数点的位置小数点的位置 0.10111 1011小数点的位置小数点的位置真值真值 机器数机器数1. 机器数与真值机器数与真值二、有符号数二、有符号数符号的数字化：符号位符号的数字化：符号位2. 机器数编码：机器数编码： 原码、补码、反码、移码原码、补码、反码、移码 真值真值 原码原码 反码反码 补码补码 变形补码变形补码 +0000 00000 00000 00000 000000 -0000 1000

4、0 11111 00000 000000 +1100 01100 01100 01100 001100 -1100 11100 10011 10100 110100 正数：原码正数：原码 = 补码补码 = 反码反码 负数负数 ：符号位为：符号位为 1，数值部分：，数值部分：原码除符号位外每位取反末位加原码除符号位外每位取反末位加 1 补码补码原码除符号位外每位取反原码除符号位外每位取反 反码反码【例例6.2(P226)】 解：解：已知已知 y补补 求求 y补补 y补补 = 0. y1 y2 yny = 0. y1 y2 yny = 0. y1 y2 yn y补补 = 1.y1 y2 yn +

5、2-n y补补 = 1. y1 y2 yn y原原 = 1. y1 y2 yn + 2-n y = （0. y1 y2 yn + 2-n） y = 0. y1 y2 yn + 2-n y补补 = 0. y1 y2 yn + 2-n设设 y补补 = y0. y1 y2 yn每位取反，每位取反，即得即得 y补补y补补连同符号位在内，连同符号位在内，末位加末位加 1每位取反，每位取反，即得即得 y补补y补补连同符号位在内，连同符号位在内，末位加末位加 13. 移码表示法移码表示法补码表示很难直接判断其真值大小补码表示很难直接判断其真值大小如如 十进制十进制x = +21x = 21x = +31x

6、= 31x + 25+10101 + 100000+11111 + 10000010101 + 10000011111 + 100000大大大大错错错错大大大大正确正确正确正确0 101011 010110 111111 00001+10101 10101+11111 11111= 110101= 001011= 111111= 000001二进制二进制补码补码(1) 移码定义移码定义x 为真值，为真值，n 为为 整数的位数。整数的位数。移码在数轴上的表示移码在数轴上的表示-数值的移动：数值的移动：x移码移码2n+112n2n 12n00真值真值如如x = 10100 x移移 = 25 + 1

7、0100 x = 10100 x移移 = 25 10100 x移移 = 2n + x（2nx 2n）= 1 10100= 0 01100(2) 移码和补码的比较移码和补码的比较设设 x = +1100100 x移移 = 27 + 1100100 x补补 = 0 1100100设设 x = 1100100 x移移 = 27 1100100 x补补 = 1 0011100补码与移码只差一个符号位补码与移码只差一个符号位= 1 1100100= 0 00111001001 当当 x = 0 时时 +0移移 = 25 + 0 当当 n = 5 时时 最小真值的移码为全最小真值的移码为全 0(3) 移码

8、的特点移码的特点用移码表示浮点数的阶码用移码表示浮点数的阶码能方便地判断浮点数的阶码大小能方便地判断浮点数的阶码大小= 1 00000= 1 00000= 000000 0移移 = 25 0 +0移移 = 0移移 100000移移= 25 100000最小的真值为最小的真值为 25= 1000006.2 数的定点表示和浮点表示数的定点表示和浮点表示小数点按约定方式标出小数点按约定方式标出一、定点表示一、定点表示Sf S1S2 Sn数符数符数值部分数值部分小数点位置小数点位置Sf S1S2 Sn数符数符数值部分数值部分小数点位置小数点位置或或定点机定点机小数定点机小数定点机整数定点机整数定点机原

9、码原码补码补码反码反码(1 2-n) +(1 2-n)(2n 1) +( 2n 1) 1 +(1 2-n) 2n +( 2n 1)(1 2-n) +(1 2-n)(2n 1) +( 2n 1)溢出：超出数溢出：超出数的表示范围的表示范围二、浮点表示二、浮点表示N = Srj浮点数的一般形式浮点数的一般形式S 尾数尾数j 阶码阶码r 基数（基值）基数（基值）计算机中计算机中 r 取取 2、4、8、16 等等当当 r = 2N = 11.0101= 0.110101210 = 1.1010121 = 1101.012-10 = 0.001101012100 S： 小数、可正可负小数、可正可负j ：

10、 整数、可正可负整数、可正可负 规格化数规格化数1. 浮点数的表示形式浮点数的表示形式Sf 代表浮点数的符号代表浮点数的符号n 其位数反映浮点数的精度其位数反映浮点数的精度m 其位数反映浮点数的表示范围其位数反映浮点数的表示范围jf 和和 m 共同表示小数点的实际位置共同表示小数点的实际位置jf j1 j2 jm Sf S1 S2 Sn j 阶码阶码S 尾数尾数阶符阶符数符数符阶码的阶码的数值部分数值部分尾数的数值部分尾数的数值部分小数点位置小数点位置2. 浮点数的表示范围浮点数的表示范围2( 2m1)( 1 2n)2( 2m1)2n2( 2m1)( 1 2n)2( 2m1)2n最小负数最小负

11、数最大负数最大负数最大正数最大正数最小正数最小正数负数区负数区正数区正数区下溢下溢0上溢上溢上溢上溢27 ( 1 2-4) 2-7 2-4 27 ( 1 2-4) 设设 m = 3 n =4上溢上溢 阶码阶码 最大阶码最大阶码下溢下溢 阶码阶码 最大阶码最大阶码下溢下溢 阶码阶码 1）时，需）时，需 右规，右规，即尾数出现即尾数出现 01 或或 10 时，时，尾数右移一位，阶码加尾数右移一位，阶码加 1。0011+(-1)补补舍舍入入4. 溢出判断溢出判断上溢上溢下溢下溢上溢上溢 对应对应负浮点数负浮点数 对应对应正浮点数正浮点数00,11 1; 11.00 0 00,11 1; 00.11

12、111,00 0; 11.011 111,00 0; 00.100 0最小负数最小负数最大负数最大负数最小正数最小正数最大正数最大正数0阶码阶码01, 阶码阶码01, 阶码阶码 10, 按机器零处理按机器零处理出错出错出错出错 x+y补补 = 00 11 11 1001左规后左规后 x+y补补 = 00 10 11 0010无溢出无溢出 x + y = ( 0.1110)210 例例 (P270) (阶移尾补？阶移尾补？)三、浮点乘除运算三、浮点乘除运算x = Sx 2jxy = Sy 2jy1. 乘法乘法x y = (Sx Sy)2jx+jy2. 除法除法xy=SxSy 2jx jy(1)

13、阶码采用阶码采用 补码定点加补码定点加（乘法）（乘法）减减（除法）运算（除法）运算(2) 尾数乘除同尾数乘除同 定点定点 运算运算四、四、 浮点运算部件浮点运算部件阶码运算部件，尾数运算部件。阶码运算部件，尾数运算部件。 FPU3. 步骤步骤(3) 规格化规格化6.5 算术逻辑运算单元算术逻辑运算单元(ALU)一、一、加法器加法器定点运算定点运算基本算术运算：加基本算术运算：加1、一位全加器、一位全加器111iiiiiiiiiiCBACBACBAs1iiiCBA111)(iiiiiiiiiCBACBACBA1111iiiiiiiiiiiiiCBACBACBACBAC1iiiiiC)BA(BA设

14、设 与非门级延迟时间为与非门级延迟时间为ty 异或门级延迟时间为异或门级延迟时间为3ty 则：则：Si 延迟时间：延迟时间： 6ty Ci 延迟时间：延迟时间： 5ty2、串行进位加法器、串行进位加法器CICOS0A0B0C0C1CICOS1A1B1C1CICOS2A2B2C2CICOS3A3B3C3 延迟时间：延迟时间： 21ty= Ai Bi + (Ai+Bi)Ci-1di = Ai Bi 本地进位本地进位ti = Ai + Bi 传送条件传送条件则则 Ci = di + tiCi-1 Si = Ai Bi Ci-1+Ai Bi Ci-1+Ai Bi Ci-1+Ai Bi Ci-1Ci =

15、 Ai Bi Ci-1+Ai Bi Ci-1+Ai Bi Ci-1+Ai Bi Ci-1Fn Fn-1F1F0 Fn-2CnSnCn-1Sn-1Cn-2Sn-2C1S1C0S0C-1A0B0A1B1An-2Bn-2An-1Bn-1AnBn3、串行进位链：、串行进位链：进位链进位链传送进位的电路传送进位的电路串行进位链串行进位链进位串行传送进位串行传送以以 4 位全加器为例，每一位的进位表达式为位全加器为例，每一位的进位表达式为C0 = d0 + t0C-1 C1 = d1 + t1C0C2 = d2 + t2C1C3 = d3 + t3C2= d0 t0C-1&C3t3t2t1t0C2

16、C1C0C-1d3d2d1d0 4 位位 全加器产生进位的全部时间约为全加器产生进位的全部时间约为 8ty四位串行进位链：四位串行进位链：一位全加器：一位全加器：串行进位链四位全加器：串行进位链四位全加器： 延迟时间：延迟时间： 15ty 4、并行进位链、并行进位链n 位加法器的进位同时产生位加法器的进位同时产生以以 4 位加法器为例位加法器为例C0 = d0 + t0C-1 C1 = d1 + t1C0 C2 = d2 + t2C1C3 = d3 + t3C2 = d1 + t1d0 + t1t0C-1 = d2 + t2d1 + t2t1d0 + t2t1t0C-1 = d3 + t3d2

17、 + t3t2d1 + t3t2t1d0 + t3t2t1t0C-1 （先行进位，跳跃进位）（先行进位，跳跃进位）当当 di ti 形成后形成后产生全部进位约需产生全部进位约需 2.5ty 1 & &1 &1 &1 &C-1d3t3d2t2d1t1d0t0 11 1 1C0C1C2C3 四位并行进位链四位并行进位链:74LS182四位并行进位链加法器：四位并行进位链加法器： 延迟时间：延迟时间： 9ty74LS283： 四位二进制并行进位加法器1012301230123iiCBBBBAAAASSSSCC3 = d3 + t3C2 = d3 + t3d2

18、+ t3t2d1 + t3t2t1d0 + t3t2t1t0C-1 = D3 + T3C2C3 C-1 ST3 D3 AB4 四位四位 并行进位加法器：并行进位加法器： n 位全加器分若干小组，组内并行进位，位全加器分若干小组，组内并行进位， 组间串行进位。组间串行进位。(1) 单重分组跳跃进位链单重分组跳跃进位链 第第 1 组组 第第 2 组组 第第 3 组组 第第 4 组组C15C14C13C12C11C10C9C8C7C6C5C4C3C2C1C0d15t15d14d13d12t14t13t12d11d10d9d8t11t10t9t8d7d6d5d4t7t6t5t4d3d2d1d0t3t2

19、t1t0C-1以以 n = 16 为例为例 (4、4、4、4分组分组)5. 多位分级分组并行进位加法器多位分级分组并行进位加法器n =16 (4、4、4、4分组分组) 第第 1 小组小组第第 2 小组小组第第 3 小组小组第第 4 小组小组第第 二二 重重 并并 行行 进进 位位 链链D1T1D2T2D3T3D4T4C15C11C7C3C1412C108C64C20d1512t1512d118t118d94t94d30t30C-1(2) 双重分组跳跃进位链双重分组跳跃进位链 组内并行组内并行 组间并行组间并行 n 位全加器分若干大组，大组中又包含若干位全加器分若干大组，大组中又包含若干小组。小

20、组内部并行进位；大组间采用串行进位。小组。小组内部并行进位；大组间采用串行进位。若若 n = 32： (2 (4、4、4、4) 分组分组)13245678第第 一一 大大 组组第第 二二 大大 组组C31C27C23C19C15C11C7C3试设计一位算术逻辑运算单元（试设计一位算术逻辑运算单元（ALUALU），功能如下：），功能如下：二、二、ALU 1、ALU 原理原理 算术运算算术运算 逻辑运算逻辑运算 解：方法一（用门电路实现）解：方法一（用门电路实现） ： )BA(SMSASSMASSMF010101ASSM)BA(SSM)BA(SSMABSSM)BA(SMS0101010101解：方法二（用解：方法二（用MSI实现）实现） ：M = 0 算术运算算术运算四位并行加法器四位并行加法器M = 1 逻辑运算逻辑运算S3 S0 不同取值，可做不同运算不同取值，可做不同运算2、74181 四位四位 ALUALUAiBiFiM 、SiC-1操作选择运 算 功 能S3S2S1S0 M=1逻辑运算M=0 算术运算能C-1=1(无进位)C-1=0(有进位) 0 0 0 0F=AF=AF=A加1 0 0 0 1 F=(A+B)F=A+BF=(A+B)加1 0 0 1 0F=ABF=A+BF=(A+B)加1 0 0 1 1F=0F=