可预置30S的定时显示系统课设

1、 课 程 设 计设计题目： 可预置30S的定时显示报警系统 系 别 自动化学院 班级 测本 学生姓名 学号 指导教师 职称 讲师 沈阳工程学院课程设计任务书课程设计题目： 可预置30S的 定时显示报警系统 系 别 自动化学院 班级 学生姓名 学 号 指导教师 职称 讲师 课程设计进行地点： F303 任 务 下 达 时 间： 年 8 月 31 日 起止日期： 年 9 月1日起至 9 月 5 日止教研室主任 年 8 月 31 日批准目录课程设计（论文）任务书I沈 阳 工 程 学 院II数字电子技术课程设计成绩评定表II中 文 摘 要11.1 设计题目：可预置的显示报警系统之二21.2 设计要求2

2、1.2.1 设计目的21.2.2 基本要求21.2.3 发挥部分22 设计思路33 设计方框图44 各部分电路设计及参数计算54.1 振荡器54.2 分频器64.3 计数器74.4 报警电路94.5 锁存器94.6 译码器114.7 显示器135 工作过程分析146 元器件清单157 主要元器件介绍167.1 555定时多谐振荡器167.2 计数器177.3 译码器18小 结20致 谢21参考文献22附 录 A1 逻辑电路图23课程设计（论文）任务书1设计题目：可预置的定时显示报警系统1.1设计目的：（1）掌握可预置的定时显示报警系统的构成、原理与设计方法； （2）熟悉集成电路的使用方法。1.

3、2基本要求：（1）设计一个可预置30秒的显示报警系统；（2）要求预置30秒减到0秒报警（也可预置0秒加到30秒报警）；（3）每隔5秒显示一次时间（30秒、25秒，0秒显示），系统能准确地预置和清零；（4）可控制的计数、（锁存、）译码、显示系统。1.3发挥部分：（1）双报警电路（启动与到时各报警一次）； （2）单报警电路（到时报警一次）； （3）其他。2设计过程的基本要求：2.1基本部分必须完成，发挥部分可以在已给的或自己寻找的资料范围内任选1-2个方向： 2.2符合设计要求的报告一份，其中包括逻辑电路图、实际接线图各一份；2.3设计过程的资料、草稿要求保留并随设计报告一起上交；3报告的基本要求

4、：3.1 蓝黑色或黑色钢笔或碳素笔书写，不允许用圆珠笔。项目齐全、字迹工整，有条件的可以打印，不少于3000字，有条件的可打印，不允许复印。3.2装订顺序：封面、任务书、成绩评定表、中文摘要、关键词、目录、正文（正文的具体要求按老师讲课要求）、致谢、参考文献、附录（逻辑电路图与实际接线图）。4.时间进度安排：顺序阶段日期计 划 完 成 内 容备注12014.9.01主要设计内容，原始框图打分22014.9.02框图及初步原理图完成情况打分32014.9.03逻辑原理图；书写设计报告打分42014.9.04总体逻辑图打分52014.9.05答辩、报告打分2014-9-1沈 阳 工 程 学 院 数

5、字电子技术课程设计成绩评定表系（部）： 自动化学院 班级： 学生姓名： 指 导 教 师 评 审 意 见评价内容具 体 要 求权重评 分加权分调研论证能独立查阅文献,收集资料；能制定课程设计方案和日程安排。0.15432工作能力态度工作态度认真，遵守纪律，出勤情况是否良好，能够独立完成设计工作， 0.25432工作量按期圆满完成规定的设计任务，工作量饱满，难度适宜。0.25432说明书的质量说明书立论正确，论述充分，结论严谨合理，文字通顺，技术用语准确，符号统一，编号齐全，图表完备，书写工整规范。0.55432指导教师评审成绩（加权分合计乘以12） 分加权分合计指 导 教 师 签 名： 年 月

6、日评 阅 教 师 评 审 意 见评价内容具 体 要 求权重评 分加权分查阅文献查阅文献有一定广泛性；有综合归纳资料的能力0.25432工作量工作量饱满，难度适中。0.55432说明书的质量说明书立论正确，论述充分，结论严谨合理，文字通顺，技术用语准确，符号统一，编号齐全，图表完备，书写工整规范。0.35432评阅教师评审成绩（加权分合计乘以8）分加权分合计评 阅 教 师 签 名： 年 月 日课 程 设 计 总 评 成 绩分中 文 摘 要 我设计的是一个30S定时显示报警系统，该电路主要由振荡器，分频器，计数器，报警器，锁存器，译码器，显示器组成。其中振荡器采用555定时器，由于其频率高故需分频

7、，分频器采用JKFF，分频后的输出频率为1Hz，振荡器和分频器相当于信号源，为电路提供脉冲信号。分频器输出端连接计数器输入端，本电路计数器采用的是74LVC161，计数器每遇到一个上升沿时计数一次，个位的计数器为十进制，十为计数器为3进制。个位计到9后变为0，十的计数器加1，十位计到2后变为0，如此便使计数器从00到29循环计数。计数器输出端通过或非门连接到报警电路，当计数器各位均为0时，报警器报警。报警电路由电源，三极管放大器以及报警器组成。计数器输出端另接锁存器，锁存器采用两个或非门，一个或门和一个RS锁存器共同组成，当计数器为0或5时，RS锁存器的Q端输出高电势，输出高电势的Q端与744

8、8译码器使能端连接，故计数器每计数5S，译码器使能端输入一次高电势，显示器就能每隔5S显示一次。关键词 可预置，显示，报警1.1 设计题目：可预置的显示报警系统之二1.2 设计要求（1）基本部分必须完成，发挥部分可以在已给的或自己寻找的资料范围内任选1-2个方向：（2）符合设计要求的报告一份，其中包括逻辑电路图、实际接线图各一份；（3）设计过程的资料、草稿要求保留并随设计报告一起上交；1.2.1 设计目的（1）掌握可预置的定时显示报警系统的构成、原理与设计方法；（2）熟悉集成电路的使用方法。1.2.2 基本要求（1）设计一个可预置30秒的显示报警系统；（2）要求预置30秒加到0秒报警；（3）每

9、隔5秒显示一次时间（30秒、25秒，0秒显示），系统能准确地预置和清零；（4）可控制的计数、（锁存、）译码、显示系统。1.2.3 发挥部分（1）双报警电路（启动与到时各报警一次）；（2）单报警电路（到时报警一次）； （3）其他。2 设计思路可预置30S的定时显示报警系统设计的整体思路，首先需要一个能产生方波脉冲的信号源为电路提供输入信号，然后是计时用的计数器，接下来就需要显示特定时间，并使报警器在30S时报警。信号源的确定。查找资料发现555定时器可产生方波脉冲，但由于其频率为1Hz时不能起振，故需要根据555定时器频率计算公式调整合适的电阻，使之能够起振。但发现此时的频率过大，不能使计数器准

10、确计时，故需要分频器将频率降低到1Hz。发现JK触发器的JK端均接1时，每一个下降沿都会翻转一次，实现二分频，多个JK触发器串连在一起便可实现四分频，八分频根据计算最终确定R1为24.7k，R2为10k，C为0.143F，串联八个JK触发器。计数器的确定。查找资料及听讲的上课内容可决定计数器用74LVC161，根据74LVC161计数器的特点可连接成一个00至29的30S计数器。但若直接接在显示器则没一个数值均会由显示器显示出来，故需要一个锁存器选择输出到译码显示器的数值，查资料可决定用门电路和RS锁存器共同组成锁存部分，当计数器为0或5时，锁存器输出高电势，译码器接通显示数值。报警器。计数器

11、的输出接BJT基极放大，另两端接电源和报警器组成报警电路。译码显示器的确定。译码显示器种类很多，根据老师上课所讲内容以及所查资料决定用7448译码器。3 设计方框图 4 各部分电路设计及参数计算4.1 振荡器用555定时器组成的多谐振荡器如图4.1所示，波形如图4.2所示。接通电源后，电容C1被充电，当上升到2Vcc/3时，使为低电平，同时放点三极管T导通，此时电容C1通过和T放电，下降。当下降到Vcc/3时，反转为高电平。电容C1放电所需的时间为当放电结束后，T截止，Vcc将通过向电容器C1充电，由Vcc/3上升到2Vcc/3所需的时间为当上升到2Vcc/3时，电路又翻转为低电平。由此周而复

12、始，于是，在电路的输出端就得到一个周期性的矩形波。电路的振荡频率为 图 4.1 图 4.2 根据频率计算公式，可使电容为0.143F，为了使振荡器能够起振且频率不太大，减少分频器的使用取=24.7k，=10k4.2 分频器JK触发器的JK端均接1时，CP端每遇输入波形的下降沿时会翻转一次，从而进行分频，在电路中的连接方式如图4.3，波形如图4.4 图 4.3图 4.4JK触发器的功能表如表4.1所示 CPJK00不变01010111翻转 表 4.1由JK触发器的功能表可看出，当J=1，K=0时，触发器的下一状态将被置1；当J=0，K=1时，将被置0；J=K=0时，触发器状态保持不变；J=K=1

13、时，触发器翻转。在所以类型的触发器中，JK触发器具有最强的逻辑功能，它能执行置1，置0，不变和翻转四种操作，并可用简单的简单的附加电路转化为其他功能的触发器，因此在数字电路中有较广泛的应用。本分频器根据振荡器的频率进行分频，当串联8个JK触发器时，可使输出端输出的频率为1Hz，故这里采用8个JK触发器进行分频。4.3 计数器161是可预置、可保持同步的四位二进制加法计数器。161有TTL系列中的54/74161、54/74LS161和54/74/F161以及CMOS系列中的54/74HC161、54/74HCT161等。（1）清0。当清0端Rd=0时，使计数器清0，即使QaQbQcQd=000

14、0。（2）置数。当预置端Ld=0，而Rd=1时，在置数输入端A、B、C和D预置某个外加数。 （3）当CP上升沿到达时，可将数据A、B、C、D送到相应触发器输入端，使QaQbQcQd=ABCD，完成置数功能。（4）计数。当Rd=Ld=Ep=Et=1时，输入计数脉冲CP，电路状态二进制自然序依次递增1，直到QdQcQbQa=1111时，进位输出端RCO输出高电平进位信号RCO=1。（5）保持。当Rd=Ld=1，同时使能端Ep或Et中有一个为0时，无论有计数脉冲CP（6）送入，计数器状态均不会发生变化。利用一片161和一个非门，就可以构成N=16的任意进制计数器，利用多片161可以在不增加外部器件的

15、条件下，构成同步多级二进制计数器。本电路中74161计数器采用的是十进制，电路如图4.5所示 图 4.5图4.5所示的十进制计数器，是借助74LVC161的异步清零功能实现的。74LVC161从0000状态开始计数，当第十个CP脉冲上升沿到达时，输出=1010，通过一个与非门译码后，反馈给端一个清零信号，立即使返回到0000状态。此刻，产生清零信号的条件已消失，端随之变为高电平，74LVC161重新从0000状态开始新的计数周期。这样就跳过了1010-1111六个状态，构成十进制计数器。需要说明的是，电路是在进入1010状态后，才立即被置成0000状态的，即1010状态会在极短的瞬间存在。计数

16、器波形如图4.6所示图 4.6其功能表如表4.2所示 CPQ3Q2Q1Q000000100012001030011401005010160110701118100091001 表 4.2此时74161计数器为十进制计数器，可进行十进制的计数。4.4 报警电路报警电路利用的是BJT放大信号，将放大信号传给报警器。当来自计数器的信号为000000时，信号经过与非门传给BJT的基极，然后接通报警器并连接电源，电源为报警器提供电压。电路如图4.7所示 图 4.74.5 锁存器本电路锁存器是利用两个或非门，一个或门和一个SR锁存器构成，其对于计数器输出信号可以进行选择，当计数器1，即计数个位数字的计数器

17、为0或5时，信号能够通过三个门电路并为SR锁存器输入1，使SR锁存器能够输出1，当计数器为其他值时SR锁存器输出为0。SR锁存器是一种具有简单功能的双稳态存储电路，电路有两个输入端，其中S端为置1端，R端为复位端或清零端。SR锁存器的功能表如表4.3所示 SRQ状态00不变不变保持01010101011100不确定 表4.3该电路锁存器整体构成如图4.8所示 图 4.8 其整体的功能表如表4.4所示A3A2A1A0s00001000100010000110010000101101100011101000010010 表 4.4其波形如图4.9所示图 4.94.6 译码器7448七段显示译码器输

18、出高电平有效，用以驱动共阴极显示器。该集成显示译码器设有多个辅助控制端，以增强器件的功能。 7448的功能表如表4.5所示，它有3个辅助控制端LT、RBI、BI/RBO,现简要说明如下： 1. 灭灯输入BI/RBO BI/RBO是特殊控制端，有时作为输入，有时作为输出。当BI/RBO作输入使用且BI0时，无论其它输入端是什么电平，所有各段输入ag均为0，所以字形熄灭。 2. 试灯输入LT 当LT0时，BI/RBO是输出端，且RBO1，此时无论其它输入端是什么状态，所有各段输出ag均为1,显示字形8。该输入端常用于检查7488本身及显示器的好坏。LTRBIDCBARI/RBOabcdefgHHL

19、LLLHHHHHHHLH×LLLHHLHHLLLLH×LLHLHHHLHHLHH×LLHHHHHHHLLHH×LHLLHLHHLLHHH×LHLHHHLHHLHHH×LHHLHLLHHHHHH×LHHHHHHHLLLLH×HLLLHHHHHHHHH×HLLHHHHHHLHH 表4.5 3.动态灭零输入RBI 当LT1，RBI0且输入代码DCBA0000时，各段输出ag均为低电平，与BCD码相应的字形熄灭，故称“灭零”。利用LT=1与RBI=0可以实现某一位的“消隐”。此时BI/RBO是输出端，且RBO=0

20、。 4. 动态灭零输出RBO BI/RBO作为输出使用时，受控于LT和RBI。当LT1且RBI0，输入代码DCBA=0000时，RBO=0；若LT=0或者LT1且RBI1，则RBO=1。该端主要用于显示多位数字时，多个译码器之间的连接。从功能表还可看出，对输入代码0000，译码条件是：LT和RBI同时等于1，而对其它输入代码则仅要求LT1，这时候，译码器各段ag输出的电平是由输入BCD码决定的，并且满足显示字形的要求。电路中译码器如图4.10图 4.104.7 显示器显示器如图4.11所示，为共阴极显示器 图 4.115 工作过程分析该电路有振荡器，分频器，计数器，报警器，锁存器，译码器，显示

21、器组成，该电路的工作程序如下：首先，接通电源后，555定时器组成的振荡器起振，一段时间后产生稳定的方波脉冲。脉冲经过由JK触发器组成的分频器后，高电势与低电势持续的时间相同且稳定，周期也一定。经过分频器的脉冲为1Hz，进入74161计数器后每一秒计数一次，个位达到1010即9后即刻变为0，而十位加1，当十位为0010即2时，再加1就变为0，同时个位数字也均为0，与非门接通，报警器报警。并且当个位数字为0000或0101即0或5时信号通过锁存器，锁存器接7448译码器的LT端，信号通过锁存器输入LT的为高电势，译码器接通工作，显示器就能显示此时输入的数字，即5的倍数。6 元器件清单序号元器件名称

22、元件型号元件作用数量1555定时器NE555产生脉冲12触发器JK分频83计数器74LVC161计数24锁存器SR锁存15三极管NPN放大16译码器7448译码27显示器共阴极LED显示28电阻24.7k限流19电阻10k限流110电容0.143F调脉冲17 主要元器件介绍7.1 555定时多谐振荡器555定时器的介绍555定时器是目前应用最多的一种时基电路，电路功能灵活，使用范围广，只要在外部配上几个阻容元件，就可以构成单稳、多谐和施密特电路。因而在定时、检测、控制、报警等方面都有广泛的应用。典型的TTL定时器有5G555、CMOS定时器有CC7555、CC7556（双定时）。下面以CMOS

23、产品CC7555为例进行分析。555定时器的电路内部结构及工作原理图中为CC7555定时器内部结构的简化原理图。它包括两个电压比较器C1和C2、一个RS触发器、一个放大管V、三个5k电阻构成的分压电路和由两个反相器构成的输出缓冲级。R为触发器的直接复位端。定时器锝工作主要取决于比较器，比较器的输出控制RS触发器和放电管V的状态。当加上电源Vdd后，比较器C1的反相输入端即控制端（CO）的电压为2Vdd/3；比较器C2的同向输入端电压为Vdd/3。当阀值输入端（TH）即比较器C1的同向输入端相位高与2Vdd/3时，比较器C1输出高电平，使RS触发器置0，输出Q=0，而Q/=1使放电管V导通。当触

24、发输入端（/TR）即比较器C2的相反输入端电位低于Vdd/3时，比较器C2输出高电平，使RS触发器置1，输出Q=1，而/Q=0使放电管V截止。当阀值输入端TH电位低于2Vdd/3，触发输入端/TR电位高于Vdd/3时，比较器C1、输出均为0，即R、S端均为0，输出维持不变。如果在控制端（CO端）外加一控制电压，可改变电路的阀值输入电压和触发输入电压。555定时器的功能如表所示。输入输出THTR（非）R（非）OUT开关V×>2/3Vdd<2/3Vdd<2/3Vdd×>1/3Vdd>1/3Vdd<1/3Vdd011100原状态1接通接通原状态

25、断开电路中的定时器555定时器的工作波形7.2 计数器 74LVC161是一种典型的高性能，低功耗CMOS 4位同步二进制加计数器，它可在1.2-3.6V电源电压范围内工作，其所有逻辑输入端都可耐受高达5.5V的电压，因此，在电源电压为3.3V时可直接与5V供电的TTL逻辑电路接口。他的工作速度很高，从输入时钟脉冲CP上升沿到输出的典型延长时间为3.9ns，最高时钟工作频率可达200MHz。74LVC161功能表输入输出CP CR非 PE非 CEP CETD3 D2 D1 D0 Q3 Q2 Q1 Q0× L × × × × × 

26、15; × L L L L H L × ×D3 D2 D1 D0 D3 D2 D1 D0× H H L × × × × × 保持× H H × H × × × × 保持 H H H H × × × × 计数7.3 译码器7448七段显示译码器输出高电平有效，用以驱动共阴极显示器。该集成显示译码器设有多个辅助控制端，以增强器件的功能。 7448的功能表如下表所示，它有3个辅助控制端LT、RBI、BI/RBO,

27、现简要说明如下：1. 灭灯输入BI/RBOBI/RBO是特殊控制端，有时作为输入，有时作为输出。当BI/RBO作输入使用且BI0时，无论其它输入端是什么电平，所有各段输入ag均为0，所以字形熄灭。2. 试灯输入LT 当LT0时，BI/RBO是输出端，且RBO1，此时无论其它输入端是什么状态，所有各段输出ag均为1,显示字形8。该输入端常用于检查7488本身及显示器的好坏。LTRBIDCBARI/RBOabcdefgHHLLLLHHHHHHHLH×LLLHHLHHLLLLH×LLHLHHHLHHLHH×LLHHHHHHHLLHH×LHLLHLHHLLHHH

28、×LHLHHHLHHLHHH×LHHLHLLHHHHHH×LHHHHHHHLLLLH×HLLLHHHHHHHHH×HLLHHHHHHLHH 3.动态灭零输入RBI 当LT1，RBI0且输入代码DCBA0000时，各段输出ag均为低电平，与BCD码相应的字形熄灭，故称“灭零”。利用LT=1与RBI=0可以实现某一位的“消隐”。此时BI/RBO是输出端，且RBO=0。 4. 动态灭零输出RBO BI/RBO作为输出使用时，受控于LT和RBI。当LT1且RBI0，输入代码DCBA=0000时，RBO=0；若LT=0或者LT1且RBI1，则RBO=1。

29、该端主要用于显示多位数字时，多个译码器之间的连接。 从功能表还可看出，对输入代码0000，译码条件是：LT和RBI同时等于1，而对其它输入代码则仅要求LT1，这时候译码器各段ag输出的电平是由输入BCD码决定的，并且满足显示字形的要求。小 结通过一周的数电课程设计，我学到了许多东西。不仅仅只是完成了课程设计所需要的一些要求。还学到了许多了以前不知道的东西。课程设计刚开始，拿着选定的题目不会到如何下手，真的是特别的困惑，特别的迷惘，一点头绪都没有，当时就只有上网还查一些资料，学习一点别人的经验。毕竟课程设计不同于其他的实验课或者其他什么的，电路图还有设计思路都要自己整，自己设计。之后根据提示以及我们小组成员的不懈努力，终于开始了我们的课程设计之路。并且在设计的过程中，我们还经常翻数电的书籍，以前我们不知道的东西，在这里还是能稍微学会一点，学通一点的。并且还巩固了我们的一些专业课的知识，让我们做到温故知新。 同时，课程设计还锻炼了我们自己的动手能力，团结合作能力以及查找资料能力和自学等各方面的能力。在这次的课程设计中我充分锻炼了动手能力。上图书馆以及找教材查资料，找了很多的资料后，再从这大量的资料里删选，才确定了整体的设计思路。接下来就是器件的选择，