工艺流程实验

1、ISE TCAD课程设计教学大纲ISE TCAD环境的熟悉了解一. GENESISeISE TCAD模拟工具的用户主界面1） 包括GENESISe平台下如何浏览、打开、保存、增加、删除、更改项目；增加实验；增加实验 参数；改变性能；增加工具流程等；2）理解基本的项目所需要使用的工具，每个工具的具体功能及相互之间的关系。二. 工艺流程模拟工具 LIGMENT/DIOS器件边界及网格加密工具 MDRAW1）掌握基本工艺流程，能在 LIGMENT平台下完成一个完整工艺的模拟；2）在运用DIOS工具时会调用在 LIGMENT中生成的*_dio.cmd文件；3）能直接编辑*_dio.cmd文件，并在终端

2、下运行；4）掌握在MDRA平台下进行器件的边界、掺杂、网格的编辑。三器件仿真工具 DESSIS曲线检测工具 INSPECT和TECPLOT1） 理解DESSIS文件的基本结构，例如：文件模块、电路模块、物理模块、数学模块、解算模块；2） 应用INSPECT提取器件的参数，例如：MOSFE的阈值电压（Vt八击穿电压BV饱和电流Isat 等；3）应用TECPLOT观察器件的具体信息，例如：杂质浓度、电场、晶格温度、电子密度、迁移率 分布等。课程设计题目设计一 PN结实验1） 运用MDRA工具设计一个 PN结的边界（如图所示）及掺杂；2）在MDRAV下对器件必要的位置进行网格加密；3） 编辑*_de

3、s.cmd文件，并在终端下运行此程序， 考虑偏压分别在-2V , OV, 0.5V时各自的特性;4） 应用TECPLOTT具查看PN结的杂质浓度，电场分布，电子电流密度，空穴电流密度分布。 提示：*_des.cmd文件的编辑可以参看软件中提供的例子并加以修改。1718所需条件：Na 3 1°,叽3 10PN1LJ1 jI tn1 pun设计二NMOS管阈值电压Vt特性实验1）运用MDRA工具设计一个栅长为 0.18 m的NMOSf的边界及掺杂；2）在MDRA下对器件必要的位置进行网格加密；3）编辑*_des.cmd文件，并在终端下运行此程序；4）应用INSPECTX具得出器件的Vt特

4、性曲线；注：要求在*_des.cmd文件的编辑时必须考虑到器件的二级效应，如：DIBL效应（drain-inducedbarrier lowering）,体效应（衬底偏置电压对阈值电压的影响），考虑一个即可。对不同衬底负偏压 Vsub下栅电压的扫描。并在 MDRAW中改变栅长，如：0.14 m , 0.10 m等, 改变氧化层厚度，掺杂浓度重复上述操作，提取各自的阈值电压进行比较。设计三PMOS管 Id-Vg特性实验1）运用MDRA工具设计一个栅长为 0.18 m的PMOST的边界及掺杂；2）在MDRA下对器件必要的位置进行网格加密；3） 编辑*_des.cmd文件，并在终端下运行此程序，其中

5、在 Vd为0V时Vg从-2V扫到0V;4） 应用INSPECT工具得出器件的Id-Vg特性曲线，提取阈值电压值。提示：*_des.cmd文件的编辑必须注意 PMOSf与NMOSf的不同，沟道传输载流子为空穴。 注：尝试改变栅长，如： 0.14 m， 0.10 m ，等，再次重复以上步骤。设计四NMOS管I d-Vd特性实验1）运用MDRA工具设计一个栅长为 0.18 m的NMOSf的边界及掺杂；2）在MDRAV下对器件必要的位置进行网格加密；3）编辑 *_des.cmd 文件，并在终端下运行此程序；4）应用INSPECTX具得出器件的I d-Vd特性曲线。提 示 ： *_des.cmd 文 件

6、 的 编 辑 必 须 考 虑 不 同 栅 电 压 下 的 Id-Vd （ 如 ： Vg °.2V,Vg 0-5V,Vg 0-8V,Vg 1.5V,Vg 2.0V），Vd 扫描范围：0V2V，最后得到一 簇I d-Vd 曲线。设计五NMOS管衬底电流特性实验1）运用MDRA工具设计一个栅长为 0.18 m的NMO管的边界及掺杂；2）在MDRA下对器件必要的位置进行网格加密；3）编辑 *_des.cmd 文件，并在终端下运行此程序；4） 应用INSPECTX具得出器件的I d-Vd特性曲线，观察在 DD和 HD方法下不同的结果。提示：*_des.cmd文件的编辑中在漏电压为2V时对栅电压

7、进行扫描（从0V到3V）注：考虑在DESSIS用扩散-漂移（DD drift-diffusion：）的方法和流体力学（HD hydrody namics ）的方法分别进行模拟，且考虑到电子要能达到衬底则设电子复合速度在衬底处为0Electrode . Name="substrate" Voltage=0.0 eRecVelocity=0 设计六 SOI 的阈值电压 Vt 特性实验1）MDRAW!具设计一个SOI的边界及掺杂（绝缘层厚度为50纳米，有效沟道长度为0.48 m ）；2） 在DIOS下对器件的工艺参数值进行规定，在MDRAV中对网格进行再加密；3） 编辑*_des

8、.cmd文件，并在终端下运行此程序，其中Vg从0V扫到3V；4） 应用INSPECTX具得出器件的I d-Vg特性曲线，并提取 Vt和gm （跨导）。设计七SOI的I d-Vd特性实验1）MDRAV工具设计一个SOI的边界及掺杂（绝缘层厚度为50纳米，有效沟道长度为0.48 m ）；2） 编辑*_des.cmd文件，并在终端下运行此程序， 其中在Vg为3V时漏电压Vd从0V扫到3.5V ；3）应用INSPECT工具得出器件的I d-Vd特性曲线。注：考虑在DESSIS中用扩散-漂移（DD的方法和流体力学（HD的方法分别进行模拟，得到的 结果有什么不同。设计八 双极型晶体管Vceo实验（Vceo

9、即基极开路，集电极-发射极击穿电压）1）MDRAV工具设计一个双极型晶体管（平面工艺）；2）在MDRAV下对器件必要的位置进行网格加密；3） 编辑*_des.cmd文件，并在终端下运行此程序，其中集电极偏压从0V扫到90V;4） 应用INSPECTX具得出器件基极开路时的Ic-Vc特性曲线。提示：*_des.cmd文件的编辑要注意求解时同时考虑两种载流子，且在发射极和集电极偏压为零 时对基极电压进行扫描，然后再对发射极电压进行扫描。注：观察得到的Ic-Vc特性曲线，出现了负阻特性！设计九 生长结工艺的双极型晶体管试验1 ）参看设计八的要求，主要根据图示在MDRA中画出边界，并进行均匀掺杂，其中

10、E、B、C三个区域都是在Si上掺杂；2 ）画出V（ X），E（ X）,估计耗尽层宽度；3 ）设 Vbc4V，Vbe °.3V，画出 V（X），E（X），p（x），n（x），及电流密度1018，并计算JE，Jb，Jc，推倒和；18171534） Ne=5 1° ,Nb=2 10 ,Nc= 4 10 单位：/ cm注：其它条件不变，在 E为：S i，B C都为Ge时重复上述过程NeNbNc1umlunriiOuinn5umMMth设计十NMO管等比例缩小定律的应用1） 根据0.18 mMODFET勺结构（如图所示），在MDRAV下设计一个0.10 mMOSFET其中考虑栅长、氧

11、化层厚度、掺杂浓度、结深的等比例缩小；2）编辑*_des.cmd文件，并在终端下运行此程序，其中在 Vd为0.1V时Vg从0V扫到2V；3） 在INSPECT中得到Id-Vg曲线图，验证其特性参数（如：阈值电压Vt）的变化是否遵循等比 例缩小定律。提示:等比例缩小定律：1、CE律（恒定电场等比例缩小）在MOS器件内部电场不变的条件下，通过等比例缩小器件的纵向、横向尺寸，以增加跨导和减少负 载电容，由此提高集成电路的性能。为保证器件内部的电场不变，电源电压也要与器件尺寸缩小同样的倍数。2、CV律（恒定电压等比例缩小）即保持电源电压 V）D和阈值电压VT不变，对其他参数进行等比例缩小。 CV律一般

12、只适用于沟道长度大 于1um的器件。3、QCE律是对CE律和CV律的折中，通常器件的尺寸缩小k倍，但电源电压只是变为原来的入/ k倍。详见下表:参数CE （恒场）律CV （恒压）律QCE（准恒场）律器件尺寸L、W tox等1/ K1/ K1/ K电源电压1/ K1入/ K掺杂浓度K2 K入K阈值电压1/ K1入/ K电流1/ KK2入/ K负载电容1/ K1/ K1/ K电场强度1K入门延迟时间1/ K1/ K 21/入K功耗1/ K 2K32入/ K功耗密度13 K3 入功耗延迟积1/ K 31/ K23入/ K栅电容KKK面积21/ K21/ K21/ K集成密度2 K2K2K参考：甘学温

13、，黄如，刘晓彦，张兴编著纳米CMOS器件，科学出版社，2004设计一 NMOS亚阈值转移特性试验1）运用MDRA工具设计一个NMO管的边界及掺杂；2）在MDRA下对器件必要的位置进行网格加密；3）编辑*_des.cmd文件，并在终端下运行此程序，其中在 Vg = 0 V 时Vd从0V扫到2V ）.4） 应用INSPECT工具得出器件的亚阈值电压特性曲线，其中Y轴坐标用对数坐标（方便观察亚 阈值斜率），提取亚阈值斜率很亚阈值泄漏电流。提示：改变沟道长度（0.18 m，0.14 m，0.10 m，0.06 m）或改变氧化层厚度tox（ 10nm-100 nm ），在INSPECT中观察亚阈值电压特

14、性曲线，并提取不同的亚阈值电压值进行比较。设计十二二极管工艺流程实验1）编写*_dio.cmd文件（或在LEGMEN操作平台下）对二极管的整个工艺流程进行模拟： 下面给出工艺参数：衬底掺杂：N-type wafer=Phos/5e14,Orie ntatio n=100；氧化淀积：200A；粒子注入：B/30K/5e12/T7 ；热退火：temperature=（1100）,time=30mi ne,Atmosphere=Mixture.2）运行*_dio.cmd文件，观察其工艺执行过程。3）在MDRAV工具中调入 DIOS中生成的mdr_*.bnd和mdr_*.cmd文件，再对器件的网格进行

15、更进 一步的加密。4） 编辑*_des.cmd文件，并在终端下运行此程序，其中考虑二极管偏压分别在-2V，0V，0.5V时 的输出特性，及其击穿特性；设计十三NMOS工艺流程实验1) 编辑*_dio.cmd文件(或在LEGMEN操作平台下)对 NMO进行工艺流程模拟，工艺参数见注 释；2) 运行 *_dio.cmd 文件，观察其工艺执行过程。3) 在MDRAV工具中调入 DIOS中生成的mdr_*.bnd和mdr_*.cmd文件，再对器件的网格进行更进 一步的加密。4) 编辑*_des.cmd文件，并在终端下运行此程序，其中对其简单的Id-Vg特性进行模拟；5) 在INSPECT中观察不同的工

16、艺参数值对器件的特性有何影响，特别的对阈值电压的影响。注 ： simple nmos example ：substrate (orientation=100, elem=B, conc=5.0E14, ysubs=0.0)comment('p-well, anti-punchthrough & Vt adjustment implants') implant(element=B, dose=2.0E13, energy=300keV, tilt=0)implant(element=B, dose=1.0E13, energy=80keV, tilt=7)implant(

17、element=BF2, dose=2.0E12, energy=25keV, tilt=7)comment('p-well: RTA of channel implants') diff(time=10s, temper=1050)comment('gate oxidation')diff(time=8, temper=900, atmo=O2 )comment('poly gate deposition') deposit(material=po, thickness=180nm)comment('poly gate pattern&

18、#39;)mask(material=re, thickness=800nm, xleft=0, xright=0.09)comment('poly gate etch')etching(material=po, stop=oxgas, rate(aniso=100)etching(material=ox, stop=sigas, rate(aniso=10)etch(material=re)comment('poly reoxidation')diffusion(time=20, temper=900, atmo=O2, po2=0.5)comment(

19、9;nldd implantation')implant(element=As, dose=4.0E14, energy=10keV, tilt=0)comment('halo implantation')impl(element=B, dose=1.0E13*0.25, energy=20keV, rotation=0, tilt=30) impl(element=B, dose=1.0E13*0.25, energy=20keV, rotation=90, tilt=30) impl(element=B, dose=1.0E13*0.25, energy=20keV, rotation=180, tilt=30) im