《计算机组成原理》考试复习题(共17页)

1、精选优质文档-倾情为你奉上福师09秋学期计算机组成原理考试复习题一本复习题页码标注所用教材为：计算机组成原理（第2版）38主唐朔飞2008年1月第2版高等教育出版社书如学员使用其他版本教材，请参考相关知识点一、单项选择题（每小题2分，共20分）1、现代计算机的运算器一般通过总线结构来组织，在下面的总线结构运算器中，单总线结构的操作速度最慢，而（ ）的操作速度最快。A双总线结构 B多总线结构 C单总线结构 D三总线结构考核知识点：总线结构，参见P522、微型计算机的分类通常以微处理器的（ ）来划分。A芯片名 B寄存器数目 C字长 D规格考核知识点：微型计算机的分类，参见P233、目前的计算机中，

2、代码形式是（ ）。A指令以二进制形式存放，数据以十进制形式存放。B指令以十进制形式存放，数据以二进制形式存放。C指令和数据都以二进制形式存放。 D指令和数据都以十进制形式存放。考核知识点：机器指令，参见P3004、完整的计算机系统应包括（ ）。A运算器 存储器 控制器 B外部设备和主机C主机和应用程序 D配套的硬件设备和软件系统考核知识点：计算机的基本组成，参见P85、下列数中最大的是（ ）。A（）2 = 149 B（227）8 =151C（96）16 =150 D（143）10考核知识点：各种进位制，参见P2936、在虚拟存储器中，当程序正在执行时，由（ ）完成地址映射。A程序员 B编译器

3、C装入程序 D操作系统考核知识点：虚拟存储器，参见P1177、由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用（ ）来规定。A主存中读取一个指令字的最短时间 B主存中读取一个数据字的最长时间C主存中写入一个数据字的平均时间 D主存中取一个数据字的平均时间考核知识点：机器周期概念，参见P3758、水平型微指令的特点是（ ）。A一次可以完成多个操作B微指令的操作控制字段不进行编码C微指令的格式简短D微指令的格式较长考核知识点：水平微指令的特点，参见P4119、描述流水CPU基本概念中，正确表述的句子是（ ）。 A. 流水CPU是以空间并行性为原理构造的处理器 B

4、. 流水CPU一定是RISC机器 C. 流水CPU一定是多媒体CPUD. 流水CPU是一种非常经济而实用的时间并行技术考核知识点：CPU的基本概念，参见P33710、DMA方式的接口电路中有程序中断部件，其作用是（ ）。A实现数据传送B. 向CPU提出总线使用权C. 向CPU提出传输结束D. 发中断请求考核知识点：DMA的原理，参见P204二、改错题（针对各题的题意，改正其错误或补充其不足。每题2分，10分）1、1KB=1000字节。=1024字节考核知识点：存储单位基本概念，参见P722、 主存储器和CPU之间增加高速缓冲存储器的目的是扩大CPU中通用寄存器的数量。目的是解决CPU和主存之间

5、的速度匹配问题考核知识点：高速缓冲存储器，参见P1093、 运算器的功能就是执行加、减、乘、除四则运算。运算单元（ALU）的基本功能为加、减、乘、除四则运算，与、或、非、异或等逻辑操作，以及移位、求补等操作。考核知识点：运算器的功能，参见P94、 已知x=0.1011，那么-x补为1.0101，x/2补为0.11011。x/2补为0.01011考核知识点：补码的计算，参见P2215、加法器是构成运算器的基本部件，为提高运算速度，运算器一般采用串行加法器。运算器一般采用并行加法器。考核知识点：运算器件，参见P283三、名词解释（每题4分，共20分）1、溢出溢出就是超出了机器数所能表示的数据范围考

6、核知识点：数的表示，参见P2282、 DMADMA即直接存储器存取，是一种快速传送数据的机制。数据传递可以从适配卡到内存，从内存到适配卡或从一段内存到另一段内存。DMA技术的重要性在于，利用它进行数据传送时不需要CPU的参与。工作步骤： 首先由外部设备发出DMA传送请求信号，或通过程序将DMA通道请求触发器置1； 如果有2个以上DMA通道请求信号有效，8237A的优先权编码器和裁决器裁决出优先级最高的DMA通道； DMA通过HOLD信号向CPU发出总线请求； CPU完成当前总线周期以后，回送HLDA信号，同时让出总线权； DMA获取总线，驱动DACK信号有效，该信号通常用做I/O通道的片选择信

7、号，DMA的控制信号MEMR#和I/OW#，或IOR#和MEMW#成对有效，控制存储器和I/O通道之间的数据传送。如果是存储器到存储器之间的传送，一般需要占用2个DMA通道。 DMA传送完毕以后，送出EOP信号，使DACK信号无效，HRQ信号无效，DMA释放总线。考核知识点：DMA的工作原理，参见P2023、 机器指令的格式一条指令实际上包括两种信息即操作码和地址码。操作码（OperationCode，OP）用来表示该指令所要完成的操作（如加、减、乘、除、数据传送等），其长度取决于指令系统中的指令条数。地址码用来描述该指令的操作对象，它或者直接给出操作数，或者指出操作数的存储器地址或寄存器地址

8、（即寄存器名）。操作码+操作数的地址+操作结果的存储地址+下条指令的地址考核知识点：机器指令的格式，参见P3004、 指令周期CPU从内存取出一条指令并执行这条指令的时间总和。 考核知识点：指令周期的概念，参见P3425、 RISCRISC（精简指令集计算机）是一种执行较少类型计算机指令的微处理器考核知识点：RISC技术，参见P326四、简答题（每题5分，共20分）1、Cache有哪三种基本映像方式？各自优缺点是什么？Cache有三种映像方式：全相联映像方式，直接映像方式，多路组相联映像方式。全相联映像方式是指主存中任一个字（字块）可以写入Cache中的任何一个字（字块）中。其优点是有最大的灵

9、活性。缺点是要确定读的信息是否在Cache中，必须用原本读主存的地址与整个Cacha每一个单元的标志字段比较，电路过于复杂，成本较高。直接映像方式是指主存的一个字（字块）只能映像到Cache的字和字块中。优点是要确定读的信息是否在Cache中时原本读主存的地址与标志字段比较的线路简单，成本低；缺点是Cache的使用缺乏灵活性，影响命中率。多路组相联映相方式是对全相联映相方式和直接映像方式的一种折中的处理方案。它与直接相联映像方式的区别在于每个主存字块可以从多个（例如2，4，8个，而不是一个）体中选择其一完成写入Cache的操作，它与全相联映像的类同之处是把一个主存字写进Cache时，可以在Ca

10、che的多个（而不是任何一个）个体中选择。既有较高的命中率，又使比较线路也不会太复杂。考核知识点：高速缓冲存储器，参见P1172、 简述浮点运算器的作用，它由哪几部分组成？考核知识点：浮点运算器，参见P2803、试比较基址寻址和变址寻址。考核知识点：寻址方式，参见P3104、 举出CPU中6个主要寄存器的名称及功能。指令寄存器IR，存放从CPU读出的指令数据寄存器DR，暂时存放CPU从主存读来的一条指令或一个数据字地址寄存器AR，用于保存CPU当前要访问的主存单元或I/O端口地址程序计数器PC，用于确定下一条指令在主存中的地址累加寄存器AC，为算数逻辑单元提供一个操作数，并用来输出操作结果状态

11、寄存器PSW，保存运算和测试的状态结果考核知识点：CPU的寄存器，参见P338五、计算题（10分）设机器字长为8位（含1位符号位），用补码运算规则计算： A=11/64，B=-15/32，求A+B考核知识点：补码运算，参见P234-P274A=（1011）2/2 6 ，所以将1011小数点左移6位，即可得A=（0.）2。六、设计题（每题10分，共20分）1、设有一个具有20位地址和32位字长的存储器，问：（1）如果存储器由512k×8位SRAM芯片组成，需要多少片？（2）需要多少位地址作芯片选择？（3）画出存储体的组成框图。（1） .(220/219)*(32/8)=2*4=8片（2

12、） .需要1位地址线作芯片选择（3） .很简单，省略 考核知识点：存储器的容量扩展及其与CPU的连接，参见P912、 机有五个中断源L0、L1、L2、L3、L4，按中断响应的优先次序由高向低排序为L0L1L2L3L4，现要求中断处理次序为L1L4L0L3L2，根据下示格式，请写出各中断源的屏蔽字。中断源屏蔽字1 2 3 4 5L0L1L2L3L4考核知识点：中断系统，参见P358设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：中断源        屏蔽字0    1    2    3

13、    4L0 1 1 0 0 0L1 0 1 0 0 0L2 1 1 1 1 0L3 1 1 0 1 0L 4     1     1 1 1 1   福师09秋学期计算机组成原理考试复习题二一、单项选择题（每小题2分，共20分）1、冯·诺伊曼机工作方式的基本特点是（ ）。A多指令流单数据流B按地址访问并顺序执行指令C堆栈操作D存储器按内容选择地址考核知识点：冯·诺伊曼机，参见P82、微型计算机的分类通常以微处理器的（ ）来划分。A芯片名 B寄存器数目 C字长 D规格考核知

14、识点：微型计算机的分类，参见P233、将有关数据加以分类、统计、分析，以取得有价值的信息，我们称其为（ ）。A数据处理 B辅助设计 C实时控制 D数值计算考核知识点：计算机的应用，参见P284、虚拟存储器是建立在多层次存储结构上，用来解决（ ）的问题。A存储 B外存 C主存容量不足 D外存容量不足考核知识点：存储器的层次结构，参见P705、计算机的存储器系统是指（ ）。ARAM存储器 BROM存储器 C主存储器 D主存储器和外存储器考核知识点：存储器系统基本概念，参见P686、一个16K×32位的存储器，其地址线和数据线的总和是（ ）。A48B46C36D32考核知识点：系统总线，参

15、见P437、某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（ ）。A 1MB B 512KB C 256K D 256KB考核知识点：系统总线，参见P438、常用的虚拟存储系统由（ ）两级存储器组成。A主存辅存 B快存主存 C快存辅存 D通用寄存器主存考核知识点：高速缓冲存储器，参见P1099、存储字长是指（ ）。A存放在一个存储单元中的二进制代码组合B存放在一个存储单元中的二进制代码位数C. 存储单元的个数D. 机器指令的位数考核知识点：存储字长概念，参见P6810、集中式总线控制中，（ ）方式对电路故障最敏感。A链式查询B计数器定时查询C独立请求D总线式考核知识点：总线仲裁，参

16、见P57二、改错题（针对各题的题意，改正其错误或补充其不足。每题2分，10分）1、在计算机系统中，除CPU外的其它部件和设备都称为外围设备。考核知识点：计算机的组成，参见P82、单总线结构系统是指：各大功能部件之间用一根信号线连接。考核知识点：单总线结构，参见P523、在虚拟存储器中，当程序正在执行时，一般由装入程序完成地址映射。考核知识点：虚拟存储器，参见P1094、在寄存器寻址方式中，指定寄存器中存放的是操作数地址。考核知识点：寻址方式，参见P3105、加法器是构成运算器的基本部件，为提高运算速度，运算器一般采用串行加法器。考核知识点：运算器件，参见P283三、名词解释（每题4分，共20分

17、）1、链式查询方式链式查询方式:用3条控制线进行控制:BS(总线忙); BR(总线讲求); BG(总线允许).特征:将BG串行地从一部件(I/O接口)送到下一个部件,直到到达有请求的部件为止.优先权位置:离总线控制器最近的部件具有最高使用权,离它越远,优先权越低.电路:链式查询靠接口的优先权排队电路实现.考核知识点：总线控制，参见P572、Cache高速缓冲存储器 一种特殊的存储器子系统，其中复制了频繁使用的数据以利于快速访问。存储器的高速缓冲存储器存储了频繁访问的 RAM 位置的内容及这些数据项的存储地址。当处理器引用存储器中的某地址时，高速缓冲存储器便检查是否存有该地址。如果存有该地址，则

18、将数据返回处理器；如果没有保存该地址，则进行常规的存储器访问。因为高速缓冲存储器总是比主RAM 存储器速度快，所以当 RAM 的访问速度低于微处理器的速度时，常使用高速缓冲存储器。考核知识点：Cache，参见P1173、 程序中断方式当主机启动外设后，无需等待查询，而是继续执行原来的程序，外设在做好输入输出准备时，向主机发出中断请求，主机接到请求后就暂时中止原来执行的程序，转去执行中断服务程序对外部请求进行处理，在中断处理完毕后返回原来的程序继续执行。显然，程序中断不仅适用于外部设备的输入输出操作，也适用于对外界发生的随机事件的处理。程序中断在信息交换方式中处理最重要的地位，它不仅允许主机和外

19、设同时并行工作，并且允许一台主机管理多台外设，使它们同时工作。但是完成一次程序中断还需要许多辅助操作，当外设数目较多时，中断请求过分频繁，可能使CPU应接不暇；另外，对于一些高速外设，由于信息交换是成批的，如果处理不及时，可能会造成信息丢失，因此，它主要适用于中、低速外设。考核知识点：程序中断方式，参见P1944、 变址寻址在通用寄存器中，有些寄存器可作为变址寄存器。把变址寄存器的内容（通常是首地址）与指令地址码部分给出的地址（通常是位移量）之和作为操作数的地址来获得所需要的操作数就称为变址寻址。考核知识点：寻址方式，参见P3105、 CISC复杂指令集计算机考核知识点：CISC参见P333四

20、、简答题（每题5分，共20分）1、简述总线的串行传送、并行传送、复用传送三种基本信息传输方式的特点。当信息以串行方式传送时，只有一条传输线，且采用脉冲传送。在串行传送时，按顺序来传送表示一个数码的所有二进制位的脉冲信号，每次一位，通常以第一个脉冲信号表示数码的最低有效位，最后一个脉冲信号表示数码的最高有效位。串行传送的优点只需要一条传输线，成本比较低廉。用并行方式传送二进制信息时，对每个数据位都需要单独一条传输线。并行传送一般采用电位传送。分时传送的概念之一是总线复用方式：某个传输线上既传送地址信息，又传送数据信息。分时传送的另一个概念是共享总线的部件分时使用总线所谓复用传送就是指多个用户共享

21、公用信道的一种机制，目前最常见的主要有时分多路复用、频分多路复用和码分多路复用等,优点在于:为了各子系统的信息能有效及时的被传送，为了不至于彼此间的信号相互干扰和避免物理空间上过于拥挤, 复用传送又分为时分多路复用（TDMA）频分多路复用（FDMA）码分多路复用（CDMA）考核知识点：总线的基本概念，参见P412、动态MOS存储器为什么要刷新？常用的刷新方式有哪几种？动态MOS存储单元存储信息的原理，是利用MOS管栅极电容具有暂时存储信息的作用。但由于漏电流的存在，栅极电容上存储的电荷不可能长久保持不变，因此为了及时补充漏掉的电荷，避免存储信息丢失，需要定时地给栅极电容补充电荷，通常把这种操作

22、称作刷新或再生。常用的刷新方式有三种，一种是集中式，另一种是分散式，第三种是异步式。 集中式刷新：在整个刷新间隔内，前一段时间重复进行读/写周期或维持周期，等到需要进行刷新操作时，便暂停读/写或维持周期，而逐行刷新整个存储器，它适用于高速存储器。分散式刷新：把一个存储系统周期tc分为两半，周期前半段时间tm用来读/写操作或维持信息，周期后半段时间tr作为刷新操作时间。这样，每经过128个系统周期时间，整个存储器便全部刷新一遍。异步式刷新：前两种方式的结合。考核知识点：动态MOS存储器的刷新，参见P863、简述主存和辅存的区别。考核知识点：主存与辅存，参见P72-P1236、 一个较完善的指令系

23、统应包括哪几类？包括数据传送类指令、算术运算类指令、逻辑运算类指令、程序控制类指令、I/O类指令、字符串类指令、系统控制类指令。考核知识点：指令系统的基本概念，参见P300五、计算题（10分）已知A=0.1011，B=-0.0101，求A+B补考核知识点：加法运算，参见P237六、设计题（每题10分，共20分）1、利用1M*8位的DRAM芯片设计2M*8位的DRAM存储器。考核知识点：存储器的容量扩展及其与CPU的连接，参见P912、 机有五个中断源L0、L1、L2、L3、L4，按中断响应的优先次序由高向低排序为L0L1L2L3L4，现要求中断处理次序为L1L4L0L3L2，根据下示格式，请写

24、出各中断源的屏蔽字。中断源屏蔽字1 2 3 4 5L0L1L2L3L4考核知识点：中断系统，参见P358福师09秋学期计算机组成原理考试复习题三本复习题页码标注所用教材为：计算机组成原理（第2版）38主唐朔飞2008年1月第2版高等教育出版社书如学员使用其他版本教材，请参考相关知识点一、单项选择题（每小题2分，共20分）1、我国在（ ）年研制成功了第一台电子数字计算机，第一台晶体管数字计算机于（ ）年完成。 A1946 1958 B1950 1968 C1958 1961 D1959 1965考核知识点：计算机的发展史，见P202、 Pentium微型计算机中乘除法部件位于（ ）中。 ACPU

25、 B接口 C控制器 D专用芯片考核知识点：计算机的组成，见P83、 没有外存储器的计算机初始引导程序可以放在（ ） 。 ARAM BROM CRAM和ROM DCPU考核知识点：存储器，见P24、虚拟存储器是建立在多层次存储结构上，用来解决（ ）的问题。A存储 B外存 C主存容量不足 D外存容量不足考核知识点：存储器的层次结构，参见P705、微程序放在（ ）中。ARAM B控制存储器 C指令寄存器 D内存储器考核知识点：微程序的设计，参见P4036、主存和CPU之间增加高速缓冲存储器的目的是（ ）。A解决CPU和主存之间的速度匹配问题B扩大主存容量C既扩大主存容量，又提高了存取速度D扩大辅存容

26、量考核知识点：高速缓冲存储器，参见P7、下列有关运算器的描述中（ ）是正确的。 A只作算术运算，不作逻辑运算 B只作加法C能暂时存放运算结果 D以上答案都不对考核知识点：计算机的组成，参见P88、某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为（ ）。 A8，512 B512，8 C18，8 D19，8考核知识点：系统总线，参见P439、 相联存储器是按（ ）进行寻址的存储器。 A地址指定方式 B堆栈存取方式 C内容指定方式 D地址指定与堆栈存取方式结合考核知识点：相联存储器，参见P11710、存放欲执行指令的寄存器是（ ）。AMARBPCCMDRDIR。考核

27、知识点：寄存器，参见P338二、改错题（针对各题的题意，改正其错误或补充其不足。每题2分，10分）1、在计算机系统中，除CPU外的其它部件和设备都称为外围设备。考核知识点：计算机的基本组成，参见P82、对I/O数据传送的控制方式，可分为程序中断控制方式和独立编址传送控制方式两种。考核知识点：I/O数据传送的控制方式，参见P1623、单级中断与多级中断的区别是单级中断的硬件结构是一维中断，而多级中断的硬件结构是二维中断。考核知识点：程序中断方式，参见P1944、程序计数器PC用来指示从外存中取指令。考核知识点：寄存器，参见P3385、指令周期、机器周期和工作脉冲构成三级时序系统。考核知识点：多级时序系统，参见P385三、名词解释（每题4分，共20分）1、冯·诺伊曼机考核知识点：冯·诺伊曼机的特点，参见P82、双总线结构考核知识点：总线结构，参见P523、 Cache考核知识点：Cache，参见P1174、DMA考核知识点：DMA的原理，参见P202DMA是一项1997初才开始广泛采用的新的ATAIDE接口协议，所以又称Ultra ATA。Ultra DMA采用总线主控方式，在硬盘上有DMA直接内存访问控制器。由于在数据传输过程中不需CPU的干预，因而节约了宝贵的CPU资源，使得CPU可以腾出大量的时间处理其它的数据和程序要求。