组合逻辑电路——中规模组合逻辑集成电路

1、46 组合逻辑电路组合逻辑电路 中规模组合逻辑集成电路中规模组合逻辑集成电路 47加法器加法器数值比较器数值比较器编码器编码器译码器译码器数据选择器数据选择器数据分配器数据分配器数码管和译码器数码管和译码器几种常用器件几种常用器件481 加法器加法器1位二进制加法器位二进制加法器an-加数；加数；bn-被加数；被加数；cn-1-低位的进位；低位的进位；sn-本位和；本位和；cn-进位。进位。an bn cn-1 sn cn 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 真值表真值表

2、111)()(nnnnnnnnnnnnnncbacbabacbabasnnnnnnnnnnnnnbacbabacbabac11)()(Ci-1CiSiAiBi49多位二进制加法器多位二进制加法器串行进位加法器串行进位加法器CiSiCiSiCiSiAiBiCiSiCi-1C4S3S2S1S0A0 B0A1 B1A2 B2A3 B3AiBiCi-1AiBiCi-1AiBiCi-1并行（超前）进位加法器并行（超前）进位加法器50例例 设计一个代码转换电路，将设计一个代码转换电路，将BCD代码的代码的8421码转换为余码转换为余3码（余码（余3码与码与8421码相差码相差0011）512 数值比较器数

3、值比较器一位数值比较器一位数值比较器输输入入 输输出出 A B AB A=B AB 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 功能表功能表BABA ”“ABBABA ”“BABA ”“52多位数值比较器多位数值比较器1. 先从高位比起，高位大的数值一定大。先从高位比起，高位大的数值一定大。2. 若高位相等，则再比较低位数，最终结果若高位相等，则再比较低位数，最终结果由低位的比较结果决定。由低位的比较结果决定。53扩扩 展展54四位集成比较器四位集成比较器74LS85A3B2A2A1B1A0B0B3B3(AB)LAB A=B ABGNDA0B0B1A1A2B

4、2A3UCC低位进位低位进位向高位位进位向高位位进位(AB)LAB A=B AB553 编码器编码器输入：一系列高低电平输入：一系列高低电平输出：较少位的二进制码输出：较少位的二进制码二进制编码器二进制编码器BCD码编码器码编码器普通编码器普通编码器优先编码器优先编码器n个二进制代码（个二进制代码（n位二进制数）有位二进制数）有2n种种不同的组合，可以表示不同的组合，可以表示2n个信号。个信号。56 8-3编码器I0I1I2I3I4I5I6I7B1B2B0普通编码器普通编码器57优先编码器优先编码器*输入输入/出低电平有效！出低电平有效！58实际芯片有扩展端口实际芯片有扩展端口5960614

5、译码器译码器译码器的输入译码器的输入 一组二进制代码一组二进制代码译码器的输出译码器的输出一组高低电平信号一组高低电平信号 3-8线译码器Y0Y1Y2Y3Y4Y5Y6Y7A1A2A0真值表真值表 输入输入 输出输出 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 1 1

6、 1 0 0 0 0 0 0 0 又称最小项译码器，可以产生任意逻辑函数！又称最小项译码器，可以产生任意逻辑函数！62从一组数据中选择一路信号进行传输的电路从一组数据中选择一路信号进行传输的电路控制信号控制信号输入信号输入信号输出信号输出信号数据选择器类似一个多投开关。选择哪一路信号数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。由相应的一组控制信号控制。A0A1D3D2D1D0Y5 数据选择器数据选择器63646 数据分配器数据分配器65二二-十十进制编码进制编码显示译显示译码器码器显示显示器件器件在数字系统中，常常需要将运算结果用人们习在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到惯的十进制显示出来，这就要用到显示译码器显示译码器。显示器件：显示器件：常用的是常用的是