集成逻辑门电路_第1页
集成逻辑门电路_第2页
集成逻辑门电路_第3页
集成逻辑门电路_第4页
集成逻辑门电路_第5页
已阅读5页,还剩22页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、3.1 基本逻辑门3.2 TTL集成门电路3.3 CMOS集成门电路 门电路是构成组合逻辑电路的基本单门电路是构成组合逻辑电路的基本单元,学习中注意理解各种基本逻辑门的元,学习中注意理解各种基本逻辑门的工作原理和逻辑功能。工作原理和逻辑功能。3.1 基本逻辑门基本逻辑门 最基本的逻辑关系只有三种,就是我们在第1章向大家介绍的与逻辑、或逻辑和非逻辑。能够实现上述逻辑关系的基本逻辑门相应为、和。(1) “与”门 当门电路用二极管、晶体管和电阻等分立元件构成时,称为分立元件门电路。目前电子工业的飞速发展和集成电路的日新月异,分立元件门电路几乎都被集成门电路所取代。但是,为了更好地理解和掌握基本逻辑门

2、电路的工作原理和逻辑功能,我们仍用分立元件的门电路剖析基本逻辑门的电路组成及逻辑功能。D1D2UCCR“”门电路 一个“与”门的输入端至少为两个,输出端只有一个。输入中只要有一个为低电平0 0时,该低电平二极管就会迅速导通,输出F F将被钳位到低电平 ;其余为高电平的输入端,其端子上串接的二极管呈截止态。输入全部为高电平3V时,输入端上串接的二极管同时导通,输出F被钳位在高电平“ ”。“”门逻辑电路图符号 AB注意:注意:分析过程中与门电路输入端上串接的二极管,都是按理想二极管处理的,即导通后管压降为0V(实际硅管0.7V,锗管0.3V)。0V3V3V3V(2) “或”门D1D2UCCR“”门

3、电路 一个“或”门的输入端也是至少为两个,其输出端只有一个。输入中只要有一个为高电平3V时,串接其上的二极管则迅速导通,输出F将被钳位到高电平 ;其余为低电平的输入端,其端子上串接的二极管呈截止态。输入全部为低电平0时,输入端上串接的二极管同时导通,输出F被钳位在低电平“ ”。“”门逻辑电路图符号 AB电路中二极管的极性画法和与门电路的区别,所有管子都是按照理想二极管处理的。3V0V0V0V(3) “非”门RCUBBUCCRB1RB2“”门电路 输入变量为高电平3V时,三极管饱和导通,ICRC UCC,因此输出 为低电平0.3V; 当输入变量为低电平0V时,三极管截止,输出 UCC,显然为高电

4、平 UCC。3V0VUCC 由图可看出,一个“”门的输入端,输出端也只有一个。“”门逻辑路图符号 符号符号3.2 TTL集成门电路 分立元件构成的门电路,不但元件多体积大,而且连线和焊点也太多,因而造成电路的可靠性较差。随着电子技术的飞速发展及集成工艺的规模化生产,目前分立元件门电路已经被集成门电路所替代。 采用半导体制作工艺,在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件,并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路,这种特殊的工艺称为集成。集成门电路与分立元件的门电路相比,不但体积小、重量轻、功耗小、速度快、可靠性高、而且成本较低、价格便宜,十分方便于安装和调

5、试。 按导电类型和开关元件的不同,集成门电路可分为双极型集成逻辑门,例如:TTL电路 和单极型(或MOS型)集成逻辑门,例如:CMOS电路两大类。两种常用的TTL与非门集成电路芯片管脚排列图(a) 74LS00与非门芯片管脚排列图与非门芯片管脚排列图 1 2 3 4 5 6 7 & & & & 14 13 12 11 10 9 8 & & 1 2 3 4 5 6 7 14 13 12 11 10 9 8 (b) 74LS20与非门芯片管脚排列图与非门芯片管脚排列图 型号中74是指标准型系列TTL芯片;L指低功耗;S表示肖特基。其中74LS00中包

6、含四个2输入的与非门;74LS20包括两个4输入的与非门。芯片中的线和“”线均为公用。(1) TTL与非门的内部结构 逻辑电路的输入端和输出端都采用了半导体晶体管,称之为 ransistor- ransistor- ogic(晶体管-晶体管-逻辑电路),简称为,TTL集成逻辑门是目前应用最广泛的集成电路。R4R3R5R2R13KUCC7501003003K5V(U0)(Ui)1)TTL与非门R4R3R5R2R13KUCC7501003003K5V(U0)(Ui) 输入级由多发射极晶体管T1和电阻R1组成。所谓多发射极晶体管,可看作由多个晶体管的集电极和基极分别并接在一起,而发射极作为逻辑门的输

7、入端。多个发射极的发射结可看作是多个钳位二极管,其作用是限制输入端可能出现的负极性干扰脉冲。Tl的引入,不但加快了晶体管T2储存电荷的消散,提高了TTL与非门的工作速度,而且实现“与”逻辑作用。R4R3R5R2R13KUCC7501003003K5V(U0)(Ui) 中间级由电阻R2,R3和三极管T2组成。中间级又称为倒相极,其作用是从T2的集电极和发射极同时输出两个相位相反的信号,作为输出极里的三极管T3和T5的驱动信号,同时控制输出级的T4、T5管工作在截然相反的两个状态,以满足输出级互补工作的要求。三极管T2还可将前级电流放大以供给T5足够的基极电流。R4R3R5R2R13KUCC750

8、1003003K5V(U0)(Ui) 输出级由晶体管T3、T4和T5,电阻R4和R5组成推拉式的互补输出电路。 T5导通时T4截止,T5截止时T4导通。由于采用了推挽输出(又称图腾输出),该电路不仅增强了带负载能力,还提高了工作速度。R4R3R5R2R13KUCC7501003003K5V(U0)(Ui)输入端至少有一个为低电平时的工作情况:0.3V3.6V3.6V3.6V0.3V低电平对应的PN结导通,T1的基极电位被固定在0.3+0.7=1V上。显然T1的集电结反偏,导致T2、T5截止。T2截止时的集电极电位:V2CUCC=5V深度饱和深度饱和 T2管集电极 5V的电位足以使T3、T4导通

9、并处于深度饱和状态。因R2和IB3都很小,均可忽略不计,所以与非门输出端F点的电位:VFUCCIB3R2UBE3UBE4500.70.73.6V实现了有0出1的与非功能输入端全部为高电平时的工作情况:R4R3R5R2R13KUCC7501003003K5V(U0)(Ui)3.6V3.6V3.6V3.6V0.3V由“”经T2、 T5管的发射结电位升至1.4V,经T1集电结升为2.1V 。显然T1处于工作状态,此时集电结做为发射结使用。倒置情况下,T1可向T2基极提供较大电流。深度饱和深度饱和 T2管深度饱和后,其发射极电流在电阻R3上产生的压降又为T5管提供足够的基极电流使T5管饱和导通,从而使

10、与非门输出F点的电位等于T5管的饱和输出典型值:实现了全1出0的与非功能深度饱和深度饱和 UOL是被测与非门一输入端接1.8伏、其余输入端开路、负载接380欧的等效电阻时,输出端的电压值。典型值0.3VTTL与非门的外特性和主要参数UILUIHu0/Vui/V1231234TTL与非门参数的测试要在一定条件下进行,一般要遵守的原则有:不用的输入端应悬空(悬空端子为高电平“ ”);输出高电平时不带负载;输出低电平时输出端应接规定的灌电流负载。TTL与非门外特性TTL与非门主要参数输出高电平输出高电平U0H是被测TTL与非门一个输入端接地、其余输入端开路时的输出端电压值。典型值3.6V关门电平UO

11、FF:输出为0.9UOH时,所对应的输入电压称为关门电平UOFF。典型值为1V开门电平UON:输出为0.35V时,所对应的输入电压称为开门电平UON。典型值为1.4V 。其余参数看课本。UON输出低电平输出低电平UOFF关门电平关门电平开门电平开门电平(2)集电极开路的TTL与非门() 去掉普通TTL与非门中的T3、T4管,让T5管的集电极开路,即构成集电极开路的“与非”门。R5R4R1R25VR3(U0)(Ui)RCUC OC门在使用时要外接一个电源UC和一个电阻RCOC门的特点是输出门门的特点是输出门T5的的。R1R25VR3RCUC当OC门输入全为高时,T2和T5导通饱和,输出F为低电平

12、0.3VOC门输入有一个为低时,T2、T5截止,输出F为高电平UCOC门同样可实现门同样可实现功能功能OC门的逻辑电路图符号门的逻辑电路图符号OC门可实现门可实现逻辑逻辑“线与线与”逻辑功能逻辑功能CDABCDABFFF21可实现可实现“与或非与或非”逻辑运算逻辑运算左图所示即利用OC门把电路 上述分析可知,OC门具有“”功能,并且在线与的过程中实现了输出对输入的与或非逻辑运算。OC门还可用于数字系统接口部分的电平转换。ABRC12VOC门还可以用来等,如左图所示电路。ABUC(3)三态门 三态门与普通TTL与非门相比,只是多出了一个电阻和两个二极管。 三态门控制端EN=1时,二极管D2截止,

13、相当于控制端放弃控制权,此时三态门相当于一个普通与非门,输出由输入端A、B决定。 三态门控制端EN=0(有效态)时,控制端行使控制权,此时T1饱和,其基极电位约为1V,使T2、T5截止,同时D2导通使T3、T4也截止。这时从外往输入端看进去,电路呈现高阻态。 由于电路在EN=1时输出有高、低电平两种状态;在EN=0时输出为高阻态,共呈三种状态,因此称为三态门。D2R5R4R1R2UCCR3RD1三态门真值表三态门逻辑图符号AB 图示为三态门总线结构图。用一根总线轮流传送几个不同的数据或控制信号时,让连接在总线上的所有三态门控制端轮流处于高电平,任何时间只能有一个三态门处工作状态,其余三态门均为

14、高阻状态。这样,总线将轮流接受来自各个三态门的输出信号。这种利用总线来传送数据或信号的方法广泛应用于计算机技术中。D1&EN&EN&END2DnE/DnE/D1E/D2L1L2Ln&ABENF(4) 使用TTL门的几个实际问题1. 输入端电阻对TTL门工作状态的影响2. 尖峰电流的影响3.不使用的输入端的处理悬空? uI& +VCC& +VCC uI与非门 +VCC uI +VCC uI或非门 4、具有图腾结构的几个TTL与非门输出端不能并联; 输出高电平(2.4V)、输出低电平 (0.4V),关门电平(0.8V),开门电 电平(2.0V)。(P

15、.59)与非门的负载能力用其所能驱动同类门的数目(扇出系数N)来表示,扇出系数越大带负载能力越强。 1、不用的管脚 可以悬空,不可以接地; 2、不用的管脚可以接高电平,不可以接低电平; 5、输出端接容性负载时,应接大电阻(2.7K)限流; 3、几个输入端引脚可以并联连接; 6、TTL集成电路的电源电压应满足5V要求,输入信号电平应在05V之间。TTL与非门的与非门的主要参数?主要参数? 7、用45W以下电铬铁焊接,最好用中性焊剂,设备应良好接地。3.3、CMOS集成电路1)CMOS反相器UDDuiu0如果要使电路中的绝缘栅型场效应管形成导电沟道,T1的栅源电压必须大于开启电压的值,T2的栅源电

16、压必须低于开启电压的值,所以,电源电压UDD必须大于两管开启电压的绝对值之和。ui0V时,T1截止,T2导通。输出 电压u0UDD,高电平;uiUDD时,T1导通,T2截止。输出 电压u00V,低电平。载管为P沟道增强型MOS管,两管的漏极接在一起作为电路的输出端,两管的栅极接在一起作为电路的输入端,T1、T2源极与其衬底相连,一个接地,一个接电源。T1工作管为N沟道增强型MOS管,T2负实现了的非门功能!2)CMOS传输门u0uiUDD设高电平为10V,低电平为0V,电源电压为10V。开启电压为3V。 在CP“ ”时,若输入电压为0V7V,则TN管的栅源电压不低于3V,因此TN管导通;若输入

17、电压为3V10V,则TP管导通。即在输入电压为0V10V的范围内,至少有一个管子是导通的,即u0=ui。此时传输门相当于接通的模拟开关。 当CP=“ ”时,无论输入电压ui在010V之间如何变化,栅极和源极之间的电压都无法满足管子导通沟道产生的条件,因此两管都截止,输入信号不能传输到输出端,称传输门关断。此时相当于模拟开关断开。传输门在数字电路中起开关作用,所以也称作。CMOS电路容易受静电感应而击穿,在使用和存放时应注意静电屏蔽,焊接时电烙铁应接地良好,尤其是CMOS电路多余,应根据需要接地或接高电平。 CMOS电路的工作速度比TTL电路低; CMOS电路的带负载能力没有TTL电路强;CMOS电路的抗干扰能力强;CMOS电路的集成度比TTL电路的集成度高; CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个W,中规模集成电路的功耗也不会超过100W。CMOS电路的电源电压允许范围较大,约在318V;CMOS电路适合于特殊环境下工作; CMOS集成电路虽然出现较晚,但发展很快,更便于向大规模集成电路

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论