用户使用手册第一版

1、RC-SOPC-III实验开发系统用户使用手册公司名称 ：武汉百科融创科技有限公司地 址: 武汉市洪山区珞狮北路76号瑞景华庭2404#电话/传真:87877606 87664250 EMAIL：wh目 录第一章 综述 1RC-NIOSII-EP2C35开发板资源介绍.1RC-SOPC-III系统板资源介绍.3第二章 系统模块 5RC-NIOSII-EP2C35开发板模块说明5RC-NIOSII-EP2C35开发板使用注意事项.36RC-SOPC-III系统板模块说明.37RC-SOPC-III系统板使用注意事项.42第三章 软件的安装 43概述.43Quartus

2、II软件的安装.45QuartusII软件的授权.50NIOSII软件的安装55第四章 USB电缆的安装与使用 59概述.59USB电缆在WINXP系统中的安装.61USB电缆在Linux系统中的安装.65USB电缆在QuartusII软件中和设置.65USB电缆的规格指标.67USB电缆使用注意事项.71疑难解答. 71附录第一章 综 述RC-SOPC-III实验开发系统是根据现代电子发展的方向，集EDA和SOPC系统开发为一体的综合性实验开发系统，除了满足高校专、本科生和研究生的SOPC教学实验开发之外，也是电子设计和电子项目开发的理想工具。整个开发系统由核心板RC-NiosII-EP2C

3、35、系统板和扩展板构成，根据用户不同的需求配置成不同的开发系统。RC-NiosII-EP2C35开发板为基于Altera Cyclone II器件的嵌入式系统开发提供了一个很好的硬件平台，它可以为开发人员提供以下资源：n 拥有33216个逻辑单元和483840 bits片上存储单元的Cyclone II EP2C35F672C8 FPGAn 16 Mbits的EPCS16配置芯片n 1 Mbytes SRAM n 32 Mbytes SDRAMn 8 Mbytes NOR Flash ROMn 64 Mbytes NAND Flash ROMn RS-232 DB9串行接口n USB2.0设

4、备接口n 10BASE-T J45接口n 多路音频CODEC接口n 4个用户自定义按键n 4个用户自定义LEDn 1个七段码LEDn 标准AS编程接口和JTAG调试接口n 50MHz高精度时钟源n 两个高密度扩展接口（可与配套实验箱连接）n 两个标准2.54mm扩展接口，供用户自由扩展n 系统上电复位电路n 支持+5V直接输入，板上电源管理模块RC-NiosII-EP2C35开发板是在经过长期用户需求考察后，结合目前市面上以及实际应用需要，同时兼顾入门学生以及资深开发工程师的应用需求而研发的。就资源而言，它已经可以组成一个高性能的嵌入式系统，可以运行目前流行的RTOS，如uC/OS、uClin

5、ux等。系统主芯片采用672引脚、BGA封装的EP2C35 FPGA，它拥有33216个LE，105个M4K片上RAM（共计483840bits），35个18×18硬件乘法器、4个高性能PLL以及多达475个用户自定义IO。板上提供了大容量的SRAM、SDRAM和Flash ROM等以及常用的RS-232、USB2.0、 RJ45接口和标准音频接口等，除去板上已经固定连接的IO，还有多达260个IO通过不同的接插件引出，供用户使用。所以，不管从性能上而言，还是从系统灵活性上而言，无论您是初学者，还是资深硬件工程师，它都会成为您的好帮手。图1-1 系统功能框图RC-SOPC-III型实

6、验箱系统板提供了丰富的资源供学生或开发人员学习，资源包括接口通信、控制、存储、数据转换以及人机交互显示等几大模块，接口通信模块包括SPI接口、IIC接口、视频接口，RS232接口、网络接口、USB接口、标准并口、PS2键鼠接口、1Wire接口等；控制模块包括直流电机、步进电机等；存储模块包括CF卡、IDE硬盘、SD卡等；数据转换模块包括串行ADC、 DAC、高速并行ADC、DAC以及数字温度传感器等；人机交互显示模块包括8个按键、8个开关、4×4键盘阵列、640×480图形点阵LCD、8位动态7段码管、16×16点阵以及交通灯等；另外把上还提供了一个简易模拟信号源

7、和多路时钟模块。上述的这些资源模块既可以满足初学者入门的要求，也可以满足开发人员进行二次开发的要求。视频输入输出和VGARS232DB25并口SD卡音频CODECUSB1.1网口扩展接口PS/2键盘、鼠标RC-SOPC-III实验箱系统板提供的资源有：n 配套开发板为RC-NIOS II-EP2C35（核心芯片为EP2C35F672C8）n 640×480超大图形点阵液晶屏n RTC，提供系统实时时钟n 1个直流电机和传感器模块n 1个步进电机模块n 1个VGA接口n 1路视频输入和视频输出接口n 1个标准串行接口n 1个以太网卡接口，利用RTL8019AS芯片进行数据包的收发n 1

8、个USB设备接口，利用PDIUSBD12芯片实现USB协议转换n SD卡接口，可以用来接SD卡或MMC卡n 基于SPI或IIC接口的音频CODEC模块n 2个PS2键盘/鼠标接口n 1个交通灯模块n CF卡和IDE硬盘接口n 串行ADC和串行DACn 高速并行8位ADC和DACn 触摸屏控制器n IIC接口的EEPROMn 基于1-Wire接口的数字温度传感器n 扩展接口，供用户自由扩展n 1个红外收发模块n 1个数字时钟源，提供24MHz、12MHz、6MHz、1MHz、100KHz、10KHz、1KHz、100Hz、10Hz和1Hz等多个时钟n 1个模拟信号源，提供频率在808KHz、幅度

9、在03.3V可调的正弦波、方波、三角波和锯齿波n 1个16×16点阵LED显示模块n 1个4×4键盘输出阵列n 8位动态七段码管LED显示n 8个用户自定义LED显示n 8个用户自定义开关输出n 8个用户自定义按键输出第二章 系统模块系统组成本节将重点介绍开发板上所有的组成模块。图2-1是整个开发板的模块布局图，表2-1是对应的组成部分及其功能的简单描述。J8J7J6J5J1J4JP2JP1U8U2U11U10U12U4U14U5U1U7U9U15U6U13D1D4JP5JP6S1S4DS1S5图2-1a) 正面JP3JP4图2-1b) 反面表2-1 系统组成部分及其功能描

10、述序 号名 称功 能 描 述U1Cyclone II 主芯片EP2C35F672C8存 储 单 元U13，U14SRAM两片组成1 Mbytes，即256K×32bitsU7SDRAM32 Mbytes SDRAM（16M×16bits）U15NOR Flash8 Mbytes线性Flash存储器U9NAND Flash64 Mbytes非线性Flash存储器U10EPCS1616 Mbits主动串行配置器件接 口 资 源U11，J7RS-232标准9针串口U10，J8USB高速USB2.0设备接口U4，J5网络接口10BASE-T RJ45以太网接口U2，J1J4音频接口

11、高性能音频CODEC，包括音频输入、输出、MIC输入以及耳机输出等接口JP3JP6扩展接口出了板上固定连接的IO引脚，还有多达260个用户自定义IO口通过不同的接插件引出，供用户进行二次开发JP1JTAG调试接口供用户下载FPGA代码，实时调试Nios II CPU，以及运行Quartus II提供的嵌入式逻辑分析仪SignalTap II等JP2AS编程接口待用户调试FPGA成功后，可通过该接口将FPGA配置代码下载到配置器件中人 机 交 互S1S4自定义按键4个用户自定义按键，用于简单电平输入，该信号直接与FPGA的IO相连S5复位按键该按键在调试Nios II CPU时，可以作为复位信号

12、，当然也可以由用户自定义为其它功能输入D1D4自定义LED4个用户自定义LED，用于简单状态指示，LED均由FPGA的IO直接驱动DS1七段码LED静态七段码LED，用于简单数字、字符显示，直接由FPGA的IO驱动时 钟 输 入U8晶振高精度50MHz时钟源，用户可以用FPGA内部PLL或分频器来得到其它频率的时钟电 源J6直流电源输入直流电源适配器插座，适配器要求为+5V/1AU5，U6电源管理负责提供板上所需的3.3V和1.2V电压下面对板上的各个模块及其硬件连接作详细说明。Cyclone II EP2C35 FPGA（U1）继Altera公司成功推出第一代Cyclone FPGA后，Cy

13、clone一词便深深的烙在广大硬件工程师心中，一时间它便成为低功耗、低价位以及高性能的象征。然而在去年，Altera公司再一次发布第二代Cyclone FPGA，与第一代相比，加入了硬件乘法器，同时内部存储单元数量也得到了进一步的提升，相信Cyclone II比它的鼻祖Cyclone而言，会表现出更加出色的性能本开发板上采用的FPGA是EP2C35F672C8，它便是Altera Cyclone II系列中的一员，采用672引脚的BGA封装，表2-2列出了该款FPGA的所有资源特性。Les33,216M4K Memory Blocks105所有RAM Bits483,84018×18

14、硬件乘法器35PLLs4用户可用I/O475表2-2 EP2C35F672C8资源列表图2-2 EP2C35F672C8芯片管脚示意图如图2-2所示EP2C35的管脚名称行列合在一起来表示。行用英文字母表示，列用数字来表示。通过行列的组合来确定是哪一个管脚。如A2表示A行2列的管脚。AF3表示AF行3列的管脚开发板上提供了两种途径来配置FPGA：Ø 使用Quartus II软件，配合下载电缆从JTAG接口下载FPGA所需的配置数据，完成对FPGA的配置。这种方式主要用来调试FPGA或Nios II CPU，多在产品开发初期使用Ø 使用Quartus II软件，配合下载电缆，

15、通过AS接口对FPGA配置器件进行编程，在开发板下次上电的时候，会完成对FPGA的自动配置。这种模式主要用来产品定型后，完成对FPGA代码的固化，以便产品能够独立工作。SRAM（U13,U14）开发板上的SRAM由2片3.3V CMOS静态RAM IDT71V416组成容量为256K×32bits的存储空间，高速度SRAM和高带宽数据总线，保证了Nios II CPU可以工作在非常高效的状态。本开发板所用的SRAM为-10等级的，这就意味着Nios II CPU可以在32位总线带宽情况下，以100MHz的速度进行读写操作，数据吞吐率高达到400Mbyets/S。SRAM与FPGA的硬

16、件连接见表2-3。FPGA引脚U13引脚U14引脚信号说明AE2511A0AD2422A1AD2533A2AC2544A3AC2655A4AB251818A5Y251919A6Y262020A7U242121A8W252222A9W262323A10V252424A11V262525A12U252626A13U262727A14T244242A15AB264343A16R254444A17AA237/D0AA248/D1Y239/D2Y2410/D3W2413/D4V2314/D5V2415/D6U2316/D7W2129/D8V2230/D9U2031/D10U2132/D11U2235/D

17、12T1736/D13T1837/D14T1938/D15R17/7D16R19/8D17R20/9D18R24/10D19P17/13D20P23/14D21P24/15D22N18/16D23N20/29D24N23/30D25N24/31D26M19/32D27M20/35D28M21/36D29M22/37D30M23/38D31T2139/BE0T2040/BE1M24/39BE2P18/40BE3T224141OE#Y221717WE#Y2166CS#表2-3 SRAM与FPGA的硬件连接注： 1）/表示没有连接。2）#表示低电平有效。3）SRAM的数据线（D0D7）和地址线与NO

18、R Flash共同占用FPGA IO。SDRAM（U7）开发板上使用的SDRAM为HY57V561620BT-6，该芯片最高可工作在166MHz主频上，由4个4M×16bits的Bank组成，共有32Mbytes的容量，即16M×16bits。开发板上的主时钟源为50MHz，通过内部PLL进行3倍频可得到稳定的150MHz时钟，所以Nios II CPU可以在150MHz主频上与SDRAM进行数据交互，数据吞吐率高达300Mbytes/S，如此高的数据交互能力，足以满足不同开发人士所需。SDRAM与FPGA的硬件连接见表2-4。FPGA引脚U7引脚信号说明AB323A0AB

19、424A1AC325A2AD326A3AE229A4AD230A5AC231A6AC132A7AB233A8AB134A9AA422A10AA235A11AA136A12Y520BA0AA321BA1P32D0P44D1R35D2R47D3T38D4T410D5U311D6U413D7W242D8W144D9V245D10V147D11U248D12U150D13T251D14R253D15V315LDQMY139UDQMY337CKEAA738CLKY419CS#W418RAS#W317CAS#V416WE#表2-4 SDRAM与FPGA的硬件连接注：#表示低电平有效。NOR Flash（U

20、15）开发板上提供了1片容量为8Mbytes（8M×8bits）NOR Flash存储器AM29LV065D。该芯片支持3.03.6V单电压供电情况下的读、写、擦除以及编程操作，访问时间可以达到90ns。AM29LV065D由128个64Kbytes的扇区组成，每个扇区都支持在线编程。另外，该芯片在高达125条件下，依然可以保证存储的数据20年不会丢失。NOR Flash与FPGA的硬件连接见表2-5。FPGA引脚U15引脚信号说明AC2327A0AE2422A1AE2521A2AD2420A3AD2519A4AC2518A5AC2617A6AB2516A7Y2510A8Y269A9

21、U2442A10W258A11W267A12V256A13V265A14U254A15U263A16T2446A17AB2615A18R2543A19T2344A20W2335A21T252A22AA2331D0AA2432D1Y2333D2Y2434D3W2438D4V2339D5V2440D6U2341D7AA2611WE#AB2430OE#AB2328CE#AA2514RDY表2-5 NOR Flash与FPGA的硬件连接注： 1）#表示低电平有效。2）NOR Flash的数据总线和地址总线（A2A19）与SRAM共同占用FPGA IO。NAND Flash（U9）为了满足能够在嵌入式R

22、TOS中有足够的空间创建文件系统或满足开发人员存储海量数据的需求，开发板上除了提供8Mbytes NOR Flash外，还有一片具有64Mbytes容量的NAND FlashK9F1208U0M。该芯片由4096 Blocks×32 Pages×528bytes组成，支持块擦除、页编程、页读取、随即读取、智能拷贝备份、4页/块同时擦除和4页/块同时编程等操作。NAND Flash与FPGA的硬件连接见表2-6。FPGA引脚U9引脚信号说明AE329D0T730D1AA531D2W632D3V741D4V642D5V543D6U644D7R616CLER717ALET618W

23、E#P78RE#R59CE#U519WP#P67R/B#表2-6 NAND Flash与FPGA的硬件连接注：#表示低电平有效。RS-232接口（J7, U11）J7是一个标准的DB9孔连接头，通常用于FPGA和计算机以及其它设备间通过RS-232协议进行简单通信。U11是一个电平转换芯片MAX3232，负责把发送的LVCMOS信号转换成RS-232电平，同时把接收到的RS-232电平转换成LVCMOS信号。由于目前的设计开发中，RS-232通信仅仅是为了进行系统调试或简单的人机交互，所以在开发板设计时，仅在DB9孔接口中保留了通信时必须的RXD和TXD信号。RS-232与FPGA的硬件连接见

24、表2-7。FPGA引脚J7引脚信号说明FPGA端PC端T102TXDRXD T93RXDTXD/5/GND表2-7 SRAM与FPGA的硬件连接注：TXD和RXD在J7中已经交换，如果与计算机通信，仅需要一条串口延长线便可，无需交叉。USB2.0接口（J8, U10）为了更好地满足开发人员进行二次开发，开发板上还设计了USB2.0设备接口，接口采用USB B型连接座，板上采用USB2.0设备接口控制芯片ISP1581来完成USB2.0通信中的时序转换和数据包处理。ISP1581是Philips公司推出的一款高性能、低成本、完全符合USB2.0接口规范的USB设备接口芯片，它与CPU之间的通信是

25、通过一组高速通用并行接口来实现的。ISP1581可以自动检测USB2.0系统和USB1.1系统，从而自动在高速和全速模式之间进行转换。鉴于该芯片的性能、成本以及易用性，该芯片在图像类、海量存储类、通信设备、打印设备以及人机交互设备中得到了广泛的应用。ISP1581与FPGA的硬件连接见2-8。FPGA引脚U10引脚信号说明F340D0F441D1G344D2G445D3H346D4H447D5J348D6J449D7K350D8K451D9L352D10L453D11M354D12M455D13M556D14L657D15E130A0E231A1D132A2D233A3C234A4B235A5

26、B338A6C339A7F127WR#G226RD#L725CS#G122READYF228INTM262WAKEUPK111EOTK223DREQJ113DACKH216INTRQJ214DIORH115DIOWL210RESET#表2-8 ISP1581与FPGA的硬件连接注：#表示该信号低电平有效。以太网接口（J5, U4）在嵌入式系统设计应用当中，以太网接口是一个必不可少的东西，尤其是在uClinux或Linux等系统中，以太网接口更是必备接口之一。本开发板上依然提供了以太网接口，采用CS8900A芯片来完成数据包的处理任务。CS8900A是一款基于ISA接口的低成本以太网控制器，该芯

27、片内部集成了数据处理所需的RAM、10BASE-T数据发送和接收滤波器以及一个能够提供24m A驱动电流的ISA总线接口。ISP1581与FPGA的硬件连接见表2-9。FPGA引脚U10引脚信号说明G2665D0G2566D1H2667D2H2568D3J2671D4J2572D5K2673D6K2574D7G2227D8G2326D9G2425D10G2124D11F2321D12F2420D13E2319D14E2418D15J2437A0J2338A1J2239A2J2140A3J2041A4K2442A5K2343A6K2244A7K2145A8K1946A9K1847A10L2448

28、A11L2350A12L2151A13L2052A14L1953A15B2554A16C2558A17D2659A18D2560A19F2663AENH2329MEMR#H2428MEMW#M257CS#H2132INTH1936SBHE#E2661IOR#E2562IOW#F2564RDYL2575RESET表2-9 CS8900A与FPGA的硬件连接注：#表示该信号低电平有效。音频接口（J1J4, U2）开发板上提供了一个标准的音频CODEC模块，采用TI的高性能音频CODEC专用芯片TLV320AIC23B。该芯片是一个非常出色的立体声音频CODEC芯片，内部集成了所有的模拟功能，能够提

29、供16、20、24和32位数据的ADC和DAC转换，以及8KHz96KHz的采样速率。TLV320AICB有两个接口与CPU相连，其中一个为控制接口，可以工作在SPI模式，也可以工作在IIC模式（注意：开发板上已经固定为SPI模式），该接口主要负责初始化和配置芯片；另一个接口是数字音频接口，可以工作在左对齐模式、右对齐模式、IIS模式以及DSP模式，该接口主要用来发送和接收需要转换或被转换的音频数据。ISP1581与FPGA的硬件连接见表2-10。FPGA引脚U10引脚信号说明B2323SDINA2324SCLKC2321CS#E223BCLKD234DIND246DOUTC245/7LRCI

30、N/LRCOUT表2-10 音频芯片与FPGA的硬件连接注： 1)#表示该信号低电平有效。 2) 灰色部分为SPI控制接口信号，橙色部分为数字音频接口信号。开发板上提供了4个外接插孔，从左到右（J1J4）依次为MIC输入、音频线输入、耳机输出以及音频线输出插孔。JTAG调试接口（JP1） 在FPGA开发过程中，JTAG是一个比不可少的接口，因为开发人员需要下载配置数据到FPGA。在Nios II开发过程中，JTAG更是起着举足轻重的作用，因为通过JTAG接口，开发人员不仅可以对Nios II系统进行在线仿真调试，而且还可以下载代码或用户数据到CFI Flash中。开发板上提供如图2-3所示的1

31、0针插座，其每个插针的信号定义见表2-11。图2-3 开发板上的JTAG调试插座JP1插座信号定义1TCK2GND3TDO4Vcc(3.3V)5TMS6/7/8/9TDI10GND表2-11 JTAG插座信号定义注： /表示该插针没有任何信号。AS编程接口（JP2） AS接口主要用来给板上的EPCS16进行编程，故称其为编程接口，板上也是采用图2-2所示的10针插座，其信号定义见表2-12。JP1插座信号定义1DCLK2GND3CONF_DONE4Vcc(3.3V)5nCONFIG6nCE7DATAOUT8nCS9ASDI10GND表2-12 JTAG插座信号定义扩展接口（JP3JP6）开发板

32、上提供的资源模块占用了部分FPGA引脚，除此之外，还有260个可用IO供用户自定义使用，这些IO通过不同的接插件引出。JP3和JP4（位于开发板背面）是两个高密度接插件（如图2-4所示），包括了所有的这260个用户自定义IO；JP5和JP6是两个间距为2.54mm的标准双排针插座（如图2-5所示），提供了72个用户自定义IO，以满足普通用户的一般需要。图2-4 JP3和JP4所使用的接插件类型图2-5 JP5和JP6所使用的接插件类型表2-13、2-14、2-15和2-16分别是JP3、JP4、JP5和JP6的引脚信号定义。表2-13 JP3与FPGA的硬件连接FPGA引脚JP3引脚信号说明/

33、1Vcc(5.0V)/2Vcc(5.0V)/3Vcc(5.0V)/4Vcc(5.0V)/5GND/6GND/7GND/8GNDB189FPGA_IOA1810FPGA_IOB1711FPGA_IOA1712FPGA_IOB1613FPGA_IOB1514FPGA_IO/15/B1416FPGA_IOA1417FPGA_IOB1318FPGA_GCLK8B1219FPGA_IOB1120FPGA_IOB1021FPGA_IOA1022FPGA_IO/23/F1124FPGA_IOG1025FPGA_IOG1126FPGA_IOG1227FPGA_IOJ728FPGA_IOG929FPGA_IOF

34、730FPGA_IOE831FPGA_IO/32/F933FPGA_IOF1034FPGA_IOE1035FPGA_IOF1236FPGA_IOE1237FPGA_IOF1338FPGA_IOF1439FPGA_IOF1540FPGA_IOE1541FPGA_IO/42/F1643FPGA_IOF1744FPGA_IOE1845FPGA_IOF1846FPGA_IOG1847FPGA_IOG1748FPGA_IOG1649FPGA_IOG1350FPGA_IOG1551FPGA_IO/52/G1453FPGA_IOH1254FPGA_IOH1155FPGA_IOJ1056FPGA_IOL957

35、FPGA_IOH1058FPGA_IOH859FPGA_IOJ860FPGA_IOJ961FPGA_IO/62/A463FPGA_IOB464FPGA_IOA565FPGA_IOB566FPGA_IOA667FPGA_IOB668FPGA_IOA769FPGA_IOB770FPGA_IOA871FPGA_IOB872FPGA_IO/73/A974FPGA_IOB975FPGA_IOE576FPGA_IOF677FPGA_IOG578FPGA_IOG679FPGA_IOH680FPGA_IOJ581FPGA_IOK582FPGA_IOK683FPGA_IOJ684FPGA_IOK785FPGA_

36、IOK886FPGA_IOK987FPGA_IOP988FPGA_ION989FPGA_IOJ1190FPGA_IOJ1491FPGA_IOH1692FPGA_IOK1693FPGA_IOJ1694FPGA_IO/95/P2596FPGA_GCLK6P2697FPGA_GCLK7N2598FPGA_GCLK4N2699FPGA_GCLK5/100/J17101FPGA_IOK17102FPGA_IOJ18103FPGA_IOH17104FPGA_IOF21105FPGA_IOF20106FPGA_IOE20107FPGA_IOD21108FPGA_IOC22109FPGA_IOC21110FP

37、GA_IOD20111FPGA_IOD19112FPGA_IOC19113FPGA_IOD18114FPGA_IOD17115FPGA_IOC17116FPGA_IOD16117FPGA_IOC16118FPGA_IOD15119FPGA_IOC15120FPGA_IOD14121FPGA_IOD13122FPGA_GCLK11C13123FPGA_GCLK10D12124FPGA_IOC12125FPGA_IOC11126FPGA_IOD11127FPGA_IOC10128FPGA_IOD12129FPGA_IOC9130FPGA_IOD9131FPGA_IOC8132FPGA_IOD813

38、3FPGA_IOC7134FPGA_IOD7135FPGA_IOC6136FPGA_IOD6137FPGA_IOD5138FPGA_IOC4139FPGA_IOB22140FPGA_IOA22141FPGA_IOB21142FPGA_IOA21143FPGA_IOB20144FPGA_IOA20145FPGA_IOB19146FPGA_IOA19147FPGA_IO/148/M6149TCKM7150TDOL8151TMSM8152TDI/153GND/154GND/155GND/156GND/157Vcc(5.0V)/158Vcc(5.0V)/159Vcc(5.0V)/160Vcc(5.0V

39、)表2-14 JP4与FPGA的硬件连接FPGA引脚JP4引脚信号说明C31FPGA_IOB32FPGA_IOB23FPGA_IOC24FPGA_IOD25FPGA_IOD16FPGA_IOE27FPGA_IOE18FPGA_IOF19FPGA_IOG210FPGA_IOH111FPGA_IOJ212FPGA_IOL213FPGA_IOH1514FPGA_IOJ1315FPGA_ION216FPGA_GCLKP217FPGA_GCLKU918FPGA_IOU1019FPGA_IOV920FPGA_IOY1021FPGA_IOY1222FPGA_IOY1423FPGA_IOY1624FPGA_I

40、OV1125FPGA_IO/26/Y1827FPGA_IOAE1428FPGA_GCLK12AF1429FPGA_GCLK13AE1330FPGA_IOAF1331FPGA_IOW1132FPGA_IO /33/34/AE1135FPGA_IOAE1236FPGA_IOAE1037FPGA_IOAF1038FPGA_IOAE939FPGA_IO/40/AF941FPGA_IOAE842FPGA_IOAF843FPGA_IOAE744FPGA_IOAF745FPGA_IOAE646FPGA_IOAF647FPGA_IOAE548FPGA_IO/49/50/AA651FPGA_IOAF552FPG

41、A_IOAE453FPGA_IOAF454FPGA_IOAC1255FPGA_IOAD1256FPGA_IOAC1157FPGA_IOAD1158FPGA_IOAC1059FPGA_IO/60/61/AD1062FPGA_IOAC963FPGA_IOAD864FPGA_IOAC865FPGA_IOAD766FPGA_IOAC767FPGA_IOAD668FPGA_IOAC669FPGA_IOAD570FPGA_IOAC571FPGA_IOAD472FPGA_IO/73GND/74GND/75GND/76GND/77Vcc(5.0V)/78Vcc(5.0V)/79Vcc(5.0V)/80Vcc(

42、5.0V)/81Vcc(5.0V)/82Vcc(5.0V)/83Vcc(5.0V)/84Vcc(5.0V)/85GND/86GND/87GND/88GNDAD1389FPGA_GCLK14AC1390FPGA_GCLK15AC1491FPGA_IOAD1592FPGA_IOAC1593FPGA_IOAD1694FPGA_IOAC1695FPGA_IOAD1796FPGA_IOAC1797FPGA_IOAC1898FPGA_IOAD1999FPGA_IOAC19100FPGA_IOAC20101FPGA_IOAD21102FPGA_IOAC21103FPGA_IOAD22104FPGA_IOAC

43、22105FPGA_IO/106/AD23107FPGA_IOAB8108FPGA_IOAA9109FPGA_IOAB10110FPGA_IOAA10111FPGA_IOAA11112FPGA_IOAB12113FPGA_IOAA12114FPGA_IOAA13115FPGA_IOAA14116FPGA_IOAB15117FPGA_IOU18118FPGA_IO/119/120/AA15121FPGA_IOAA16122FPGA_IOAA17123FPGA_IOAB18124FPGA_IOAA18125FPGA_IOAB20126FPGA_IO/127/128/AA20129FPGA_IOAB21130FPGA_IOW17131FPGA_IOY15132FPGA_IO/133/134/Y13135FPGA_IOY11136FPGA_IOW10137FPGA_IOW8138FPGA_IOU7139FPGA_IOT8140FPGA_IO/141/142/R8143FPGA_IOP1144FPGA_GCLK3N1145FPGA_GCLK1U17146FPGA_IOW19147FPGA_IOV17148/W16149FPGA_IOW15150FPGA_IOL10151FPGA_IO/152/V14153FPGA_IO