数字时钟论文

1、学 号： 课 程 设 计题 目学 院专 业班 级姓 名指导教师年月日课程设计任务书学生姓名： 专业班级： 指导教师： 单小梅 工作单位： 武汉理工大学 题 目: 多功能数字钟的设计及制作 初始条件：（1） 准确计时，显示时分秒（2） 小时12翻1，分秒60进1选做: 设计可校正时间的电路要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）（1） 设计任务及要求（2） 方案比较及认证（3） 系统框图，原理说明（4） 硬件原理，完整电路图，采用器件的功能说明（5） 调试记录及结果分析（6） 对成果的评价及改进方法（7） 总结（收获及体会）（8） 参考资料（9） 附录：

2、器件表，芯片资料时间安排：6月27日6月30日：明确课题，收集资料，方案确定，仿真7月1日7月4日：硬件电路制作与调试7月5日7月8日；报告撰写，交设计报告，答辩指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月目录摘要·······························

3、;········································1多功能数字钟的设计及制作·······

4、3;···········································21数字钟的设计内容及要求····

5、83;···········································2 1.1数字钟的设计内容····&#

6、183;·············································2 1.2数字钟的设计要求··&

7、#183;···············································22电路设计方案及其论证&

8、#183;·················································2

9、 2.1数字钟系统总电路图················································

10、;22.2数字钟的原理框图················································

11、;··2 2.3数字钟的基本原理·············································

12、3;····23单元电路············································

13、3;··················43.1计时电路······························&#

14、183;····························43.2脉冲信号源多谐振荡电路···················

15、;······················63.3显示电路··························

16、83;·······························73.4校时电路·················&

17、#183;········································84硬件电路的设计及其制作与调试······

18、83;···································94.1仿真使用的系统············

19、3;·······································94.2制作与调试的方法和技巧········&

20、#183;···································104.3测试的数据和理论计算的比较分析···········

21、;·························104.4制作与调试中出现的故障、原因及排除方法·····················

22、;·······105本设计的方案优势及与被排除的方案的对比································116系统需要的各类软件和硬件····

23、3;·········································12结束语········

24、;··················································

25、;··········13参考文献·······································

26、;···························14附录······················&

27、#183;···············································15摘要 数字钟是采用数字

28、电路实现对时、分、秒、数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和广泛应用,使得数字钟的精度远远超过老式钟表,钟表的数字化给人们生产生活带来了极大的方便而且大大地扩展了钟表原先的报时功能。因此，研究数字钟及扩大其应用，有着非常现实的意义。 经过了数字电子技术这门课程的系统学习，特别经过了关于组合逻辑电路与时序逻辑电路部分的学习，我们已经具备了设计小规模集成电路的能力，借由本次设计的机会，通过设计相关的组合逻辑电路和时序逻辑电路以及运用合适的集成芯片使其能实现所要求的功能，将所学的知识运用到实践中来。 摘要：数字钟

29、、集成电路、数字电子技术、集成芯片多功能数字钟的设计及制作1数字钟的设计内容及要求1.1数字钟的设计内容数字钟是一种用数字电路技术实现时、分、秒计时的装置。数字钟的从原理上讲是一种典型的数字电路，其中包含了组合逻辑电路和时序逻辑电路。通过设计相关的组合逻辑电路和时序逻辑电路使其能实现时分秒计时的功能。1.2数字钟的设计要求（1）准确计时，显示时分秒。（2）小时24翻1，分秒60进1。（3）具有校时功能，可以对时和分进行单独校时，使其校正到准确时间。2电路设计方案及其论证2.1数字钟的系统总电路图数字钟的系统总电路图如下图图1所示。2.2数字钟的原理框图数字电子钟由时钟脉冲源、“时、分、秒”计数

30、器、译码电路、数码显示管、校时电路组成。具体连接方式如下图图2图2数字钟的原理框图2.3数字钟的基本原理 数字电子钟由时钟脉冲源、“时、分、秒”计数器、译码电路、数码显示管、校时电路组成。各部分功能如下： 图1数字钟的系统总电路图时钟脉冲源：多谐振荡电路，产生1HZ的脉冲，作为数字钟的标准秒计数基准1秒钟计数一次。“时、分、秒”计数器：将标准秒计数脉冲送入秒计数器，该计数器由芯片74LS290N构成60 进制计数器，累计60 发送一个分计数脉冲，分计数脉冲进入分计数器，该计数器由芯片74LS290N构成60 进制计数器，累计60 发送一个时计数脉冲，时计数脉冲送入时计时器，该计数器由芯片74L

31、S290N构成24进制计数器，累计24变回0，重新计数。译码电路、数码显示管：计数器芯片74LS290N的输出端连接显示电路，以显示时间。显示电路由六个译码器及六个数码显示管组成，译码器为芯片74LS48，数码显示管能显示09十个数字，六个数码显示管依次显示时、分、秒。校时电路：时校时电路和分校时电路分别由两个单刀双掷开关组成，其中一个单刀双掷开关一端接脉冲信号，一端接单次脉冲，单次脉冲由一个单刀双掷开关和高低电平组成。3单元电路3.1计时电路本设计中的计时电路采用计数芯片74LS290，其引脚图和功能表见附录。74LS290是异步二-五-十进制计数器。74LS290由两部分构成：第一部分是一

32、位二进制计数器，如图3所示，和是它的计数输入端和输出端；第二部分是一个异步五进制计数器，如图4所示，是它的输入端，、是输出端。 图3 二进制 图4 五进制如果将和相连，计数器脉冲从输入，即成为8421码异步十进制计数器，其输出码序是；如果将和相连，计数器脉冲从输入，即成为5421码异步十进制计数器，其输出码序是。分别见图5图6。 图5 8421码十进制 图6 5421码十进制从74LS290的功能可知，当、全为1，、中至少有一个为0时，电路输出被置为0000。当、全为1，、为任何状态，电路输出被置为1001。当、和、中至少有一个为0时，电路为计数状态。依上功能，在本设计中利用将和相连，计数器脉

33、冲从输入，构成8421码异步十进制计数器，其输出码序是。然后在8421码异步十进制计数器基础上利用置零端、同时为1时置零，将、分别接，只有当同时为1时，计数器被置零，从而形成六进制计数器。最后级联成六十进制计数器。 级联原理如下： 利用计数器芯片级联（相当于串行进位）法实现N进制计数器，首先用反馈清零法分别实现M1和M2进制的计数器，然后让低位芯片的进位信号送入高位芯片的脉冲信号CP,级联形成N=M1×M2进制计数器。原理如下图7所示。 图7 级联原理图同六十进制计数器，在8421码异步十进制计数器基础上利用置零端、同时为1时置零，构成二十四进制计数器。下面从分别数字钟的三个计时电路

34、讲述原理：秒计时电路秒计时电路为六十进制计数器，先由两片74LS290分别构成六进制和十进制的计数器，然后将六进制和十进制进行级联得到六十进制计数器。原理图如下: 图8 六十进制计数器原理图功能原理：依据上面的解释可知，芯片（2）的和相连，构成8421码异步十进制计数器，、和、中全部接地，即全为 0，该计数器一直处于计数状态。接标准秒脉冲，每一秒计数一次。将芯片（2）的输出接芯片（1）的计数脉冲，当芯片（2）计数为00000111之间时，一直是0，当计数到1000时，为1，直到芯片（2）计数到1001，然后回到0000重新计数时，从1跳0，产生下降沿，由于74LS290是下降沿触发，此时芯片（

35、1）加计数1。即芯片（1）计数10，芯片（2）计数1。由于芯片（2）将接输出端，接输出端，则在计数从0000计数到0110时，、全为1，此时置零，则整个秒计数器全部清零，重新计数。即为六十进制计数器。分计时电路分计时电路为六十进制计数器，电路及原理同秒计时电路，这里不再赘述。分计数器的芯片（2）的计数脉冲接分计数器的芯片（2）的输出端，当输出端由1变0时（即分计数器计数六十，一个周期），芯片（4）产生一个下降沿，计数器加计数1 。同样的加到六十时置零，重新计数。时计时电路时计时电路为二十四进制计数器，先由两片74LS290构成十进制的计数器，当计数到24时两片74LS290同时置零，实现二十四

36、进制。原理图如下：图9 二十四进制计数器原理图功能原理：芯片（3）和（4）的输出端和相连，都构成8421码异步十进制计数器。然后将芯片（3）和（4）的、都分别接芯片（3）的输出端和（4）输出端，即只有当两个输出端同时为1 才置零。因为两芯片的、全部接地，为0，只要、同时为1即置零。芯片（4）的计数脉冲接分计数器的芯片（2）的输出端,当输出端由1变0时（即分计数器计数六十，一个周期），芯片（4）产生一个下降沿，计数器加计数1 。芯片（3）接芯片（4）的输出，当芯片（4）计数为00000111之间时，一直是0，当计数到1000时，为1，直到芯片（4）计数到1001，然后回到0000重新计数时，从1

37、跳0，产生下降沿，由于74LS290是下降沿触发，此时芯片（3）加计数1。当计数到芯片（3）的输出端和（4）输出端 都为1，即计数到24此时两芯片同时置零，实现实现二十四进制3.2脉冲信号源多谐振荡电路 555 定时器是一种模拟和数字功能相结合的中规模集成器件。由555定时器和外接元件、C构成多谐振荡器，脚2与脚6直接相连。如图10所示。电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过、向C充电，以及C通过向放电端放电，使电路产生振荡。电容C在和之间充电和放电，从而在输出端得到一系列的矩形波，对应的波形如 图10 555构成的多谐振荡器 图11多谐振荡器的工作波形图11所

38、示。输出信号的时间参数是： T= =0.7（+）C =0.7C其中，为VC由上升到所需的时间，为电容C放电所需的时间。 其振震荡的频率为 由于要利用555定时器产生频率为1HZ的时钟脉冲，所以通过设置相关的R和C得到预想的时钟信号。本设计中采用=5,=4.3, C=100uF,可以使得f=1HZ。3.3显示电路显示电路由六个译码器和六个七段数码显示管组成，从原理框图可知，一个74LS290芯片的输出端接一个译码管的输入端，译码管的输出端接七段数码显示管的输入，即将74LS290的二进制输出转化为十进制，进而转化为数字09显示。译码管是一种将二进制转化为十进制的器件，本设计采用4线-7端74LS

39、48，它是BCD 码七段译码管兼驱动器，其引脚图及功能表见附录。 74LS48的引出端符号为： 译码地址输入端；/消隐输入（低电平有效）/脉冲消隐输出（低电平有效） ；灯测试输入端（低电平有效）； 脉冲消隐输入端（低电平有效）； -段为输出端。当为低电平时，不管其它输入端状态如何，-均为低电平，数码管七段全暗。译码时。灯测试输入低电平有效，当=0，/ =1时，无论输出为何种状态，所有输出为1，数码管七段全亮，显示数字8。译码时=1。脉冲消隐输入端=1时，对译码无影响。当时，若，输入数码是十进制零时，七段全暗，不显示，输入数码不为零时，则照常显示。脉冲消隐输出与消隐输入共用一个管脚4，当它作为输

40、出时，与配合，共同使冗余零消隐。数码管由7个发光二极管组成，此外，还有一个圆点型发光二极管（在图中以dp表示），用于显示小数点。通过七段发光二极管亮暗的不同组合，可以显示多种数字、字母以及其它符号。数码管中的发光二极管共有两种连接方法：共阳极接法就是把发光二极管的阳极都一起接到高电平上，输入低电平有效。共阴极接法则相反，它是把发光二极管的阴极都一起接地，输入高电平有效。设计中将74LS48和数码管配套使用，将74LS48的输出-与数码管的输入端a-g相连，即将计数器的二进制码通过译码器译为十进制，再通过数码管显示为十进制数字。图12 七段数共阴极接法共阳极接法码显示管3.4校时电路 多功能数字

41、钟作为一种计时装置，为了更精确的显示时间，安装校时电路是很有必要的。本设计中安装了时校时电路和分校时电路，两个校时电路单独操做。时校时电路的简单原理图如下图13所示。 图13 时校时电路原理图功能原理：该时校时电路由两个单刀双掷开关组成，开关接时计数器的地位芯片计数脉冲，双掷的上端接分计数器高位发出的进位信号，下端接开关，开关的上端接电源，下端接地。即开关构成一个单次脉冲源，开关来回拨一次，形成一个下降沿，可以加计数一次，从而可以手动的调整时计数器的数字。当开关拨向上面时，处于正常计数状态，当开关拨向下面时，便于开关接通，可以通过开关来产生单次脉冲，从而精确校时。本设计中分校时电路与是校时电路

42、完全相似，这里不再赘述。 4硬件电路的设计及其制作与调试4.1仿真使用的系统本次设计使用的仿真软件为Multisim11,由于它的仿真元件库很丰富，数字电路的集成芯片和各种电路元件都能满足需要。另外操作起来很简单，所以非常适用，这也是我选择Multisim11的重要原因之一。在设计数字钟的实验电路之后，就针对所涉及的元件进行导入，连线，仿真，在此过程中出现的问题如下：由于该仿真元件库里的集成芯片与我们平时数电实验中所用到的芯片所标注的管脚不一样，所以在搭建电路的过程中出现了很多错误，例如芯片74LS290N的管脚标号就比较特殊，其输出端为，如图14所示，而不是，而且更重要的是是从低位到高位，而

43、平时接触到的是从高位到低位输出，我开始搭建电路时就没注意，于是仿真结果出现了乱码。经过仔细检查后，便发现是输出短接错的结果。同样的，该仿真元件库里的集成芯片74LS290N的清零端INA和INB也相应的对应数电实验管脚图中的、，此处也需格外注意，容易出错。 图14 仿真软件中74LS290的管脚图由于仿真元件库里的元件十分丰富，资源也非常多，这给我们到来很多便利，但是同时也给加大我们的工作量，如，当我在搭建校时电路时一直没找到单次脉冲源，翻遍了所有的元件库及窗口右边的工具条，都没有找到合适的单次脉冲源，询问了同学，上网搜寻资料也无结果，最后只有寻求老师的帮助，才知道没有现成的单次脉冲源可用，只

44、能利用自己已学的知识及单次脉冲源的性质特点自己设计，于是我用到了一个单刀双掷开关，分别接高低电平构建单次脉冲源。还有，由于仿真软件跟实际实验还是存在一定的差异，所以仿真中，当将1HZ的时钟脉冲送入秒计时器中，数码管中的数字并不是一秒钟变化一次，而是不动，好像是电路出现故障，所以我将时钟脉冲的频率加大，此时便可以看到数码管的秒计数器在不停地计时，当秒从00加到59之后，又重新变回00。而分计数器加1，当分计数器从00加到59之后，又重新变回00。而时计数器加1，当时计数器从00变到23后，数字钟全部清零，又重新开始计数。 仿真的时候由于仿真库里有1HZ的时钟脉冲信号，于是忽略了制作时钟信号源，经

45、过老师提醒，数字钟不可能还跟电源打包买吧。于是考虑用555定时器制作秒脉冲信号。正是由于仿真软件的便捷，各种元件齐全，导致我们在考虑硬件实现的时候忽略了一些实际中没有的元件，给硬件实现留下漏洞。4.2制作与调试的方法和技巧 在硬件操作中，主要是布线和布置元器件的技巧。在仿真软件中这些东西调整起来比较容易，而且由于软件是虚拟的，所以不用考虑空间限制及经济性，而在实际操作中必须得在有限的面包板上搭建好完整的电路，并且还要考虑易于操作和美观性。因此布线和布置元器件是关键。在硬件搭建过程中还要靠组员之间的配合协作。技巧：对译码驱动电路和计数电路同时布线。先只进行它的一个显示管和一块74LS48和一块7

46、4LS290秒的个位安装，当验证产生的计数没有问题时,即数码管显示正常，才进一步对它进行扩展，安装秒的十位，分的个位和十位，以及时的个位和十位，并进行检验。这么做主要是为了检查方便。其次安装的是555定时器振荡电路。按照理论设计和已经在Multisim11软件中验证过的电路进行安装，当然实际安装中有不可预见的问题可能发生，我就观察数码管的秒计数器，是否是1秒钟计数一次，果然像设计和预料的那样，1HZ的脉冲波形出现。再次安装的模块是校时模块，我们原来的设计的是采用单刀双掷开关，但是由于实验室这样的开关资源不够，我们的设计只好稍微做下修改，将单刀单掷的开关用进来，即原来接地电平的一端略去，虽然效果

47、没有单刀双掷开关好，但是也能正常校时，这样的意外我觉得在数字电子的设计中是常见的，用其他的方法代替更能提高动脑和动手的能力。4.3测试的数据和理论计算的比较分析 在搭建好电路后，观察数字中的功能，计时的功能完全正常，与预想和仿真的结果完全一样。但是在观察校时功能时，存在突变的情况，例如，在校时，从10按了五次开关后调到15，松开开关后，时间就跳变到37了。这是由于开关抖动太大，而在仿真时各种元件都是工作在理想状态，不存在这种状态，所以又麻痹了我们，没有考虑去抖动这一点，因此这一点无法避免。4.4制作与调试中出现的故障、原因及排除方法由于实验条件的限制，我们在设计时所采用的元件一部分实验老师没有

48、给，所以必须采用一些功能一样的元件代替，硬件实现中所使用的计数芯片是74LS90，而不是原来设计所用的74LS290。从指导老师那里领了面包板和芯片，之后又买了其他元器件和导线，在面包板上连好主体电路后，接通电源，发现电路不能正常运行，装上74LS48（译码器）后，电路还是有问题。用万用表检查电路，发现多处断路，才终于弄明白面包板的内部结构，原来是面包板得使用不当。修改搭建电路后，看到四个数码管中有三个是亮的，另外一个不亮。通过先后交换74LS90，74LS48，数码管的方法，发现其中一个74LS90坏了，换了新的芯片后，能正常计时并显示。5本设计的方案优势及与被排除的方案的对比 在设计数字钟的数字电路时，运用所学的组合逻辑电路和数字逻辑电路知识，开始确定的方案有两种，最终确定的方案的系统电路图为图1。 还有一种方案的电路图为下图15所示，与本