第5章 中央处理器1

1、电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 计算机组成与系统结构计算机组成与系统结构（第（第2 2版）版）电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院复习：计算机复习：计算机5 5大组成部件大组成部件ProcessorControlDatapathOutputInputMemory100101001011000000101001010100011111011101100110100101001011000010010100101100001001010010110000电子科技大学计算机

2、科学与工程学院电子科技大学计算机科学与工程学院 取指令取指令分析指令分析指令执行指令执行指令取操作数取操作数写结果写结果PCPC下一条指令跳转指令电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 指令执行过程中数据所经过的路径。 组合逻辑部件 加法器、ALU、多路选择器、符号扩展器 存储部件 寄存器、寄存器堆、存储器电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 n 时钟方法（Clocking Methodology） 什么时候可以从存储单元中读数据 什么时候可以将数据写入存储单元n 典型时钟方法 电平触发（高电平触发、低电平触发）高电平触发高电平触发低电平触

3、发低电平触发电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 边沿触发（上升沿、下降沿） 电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 n 操作时序 组合控制Clock（寄存器）输出MUX（寄存器）输入第1个时钟上升沿输出变化 组合逻辑处理第2个时钟上升沿存储 电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 逻辑设计惯例ClockMUXn 时序的安排对硬件逻辑设计非常重要 传播延时 建立延时ADD电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 组合逻辑单元组合逻辑单元组合逻辑（电路）元件，不受时钟信号的控制，组合逻辑的输出

4、只取决于当前输入。电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 状态元件状态元件状态元件具有存储功能，其状态可以被改变和读出。D QClkClkDQSetupHold电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 时序控制时序控制 同步系统同步系统(Synchronous system)(Synchronous system) 所有动作有专门时序信号来定时 由时序信号规定何时发出什么动作 例如，指令执行过程每一步都有控制信号控制，由定时信号确定控制信号何时发出、作用时间多长 什么是时序信号？什么是时序信号？ 同步系统中用于进行同步控制的定时信号，如时钟信号

5、电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 时序控制时序控制 指令周期指令周期 取并执行一条指令的时间 每条指令的指令周期肯定一样吗？电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 时序控制（早期计算机的三级时序控制）时序控制（早期计算机的三级时序控制）机器周期节拍脉冲取指取指计算计算存结果存结果电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 现代计算机的时钟周期现代计算机的时钟周期Clk寄存器的输入可变化SetupHold.Setup HoldClkClk电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 早期累加器型指

6、令系统数据通路早期累加器型指令系统数据通路最简单的数据通路结构 取指令数据路径为： PCMAR, Read M, MMBRIBRIR取操作数、运算、送结果的数据路径为： 操作数地址MAR, Read M, MMBRALU输入端, ACALU输入端, ALU操作, ALU结果AC， AC MBR, Write M电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 单总线数据通路单总线数据通路电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 实现方式概述实现方式概述n 一条指令的执行步骤：一条指令的执行步骤： 取指令取指令根据PC寄存器的值取出要执行的指令，然后PC

7、内容加4。 取操作数取操作数根据指令中操作数字段，选择读取1或2寄存器、或立即数送ALU(运算器)。电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 实现方式概述实现方式概述 分析指令分析指令将指令中的操作码送控制器，分析指令的功能，产生相应的控制信号。 执行指令执行指令ALU根据控制器产生的控制信号完成指令规定的操作。电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 实现方式概述实现方式概述n 分析分析MIPS指令非常规整，分指令非常规整，分3类：类：1. 存储访问存储访问sw、lw2. 算术逻辑算术逻辑add、sub等：操作均为寄存器addi、subi等：有

8、一个操作数为立即数3. 分支分支beq、j等电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 实现方式概述实现方式概述寄存器寄存器堆堆ALU数据数据存储器存储器指令指令存储器存储器MUXMUX加法器加法器加法器加法器MUXPC4n 一个MIPS子集的基本实现电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 4.1.2 实现方式概述实现方式概述n 硬件的设计硬件的设计 从存储器中取出指令 执行指令规定的操作n 设计时需要考虑的因素设计时需要考虑的因素 代价 速度 功耗电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 设计步骤：设计步骤：1. 分析指

9、令集；2. 数据路径的需求；3. 选择数据部件；4. 时钟建立方法；5. 按要求形成数据路径；6. 为每条指令确定控制信号；7. 形成产生控制信号的控制逻辑；电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 要实现的要实现的MIPSMIPS指令指令 R R型指令型指令指令31:2625:2120:1615:1110:65:0add000000rsrtrd00000100000sub000000rsrtrd00000100010subu000000rsrtrd00000100011slt000000rsrtrd00000101010sltu000000rsrtrd00000101

10、011电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 要实现的要实现的MIPSMIPS指令指令 I I型指令型指令指令31:2625:2120:1615:0ori000110rsrtimmediateaddiu001001rsrtimmediatelw100011rsrtimmediatesw101011rsrtimmediatebeq000100rsrtimmediate电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 要实现的要实现的MIPSMIPS指令指令 J J型指令型指令指令31:2625:0功能j000010address跳转电子科技大学计算机科学

11、与工程学院电子科技大学计算机科学与工程学院 MIPSMIPS指令格式指令格式oprsrtrdshamtfunc6位5位5位5位5位6位31 2625 2120 1615 1110 650oprsrtimmediate6位5位5位16位31 2625 2120 1615 0opaddress6位26位31 26250R R型型I I型型J J型型电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 MIPSMIPS指令指令集集需求需求n 存储器存储器 取出指令 读写操作数n 寄存器寄存器(32位位) 读数据(根据指令中的rs或rd) 写数据(根据指令中的rd或rt)n PC电子科技大

12、学计算机科学与工程学院电子科技大学计算机科学与工程学院 MIPSMIPS指令指令集集需求需求n 符号扩展部件符号扩展部件n ALUn 加加4运算器运算器电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据通路中的组合部件数据通路中的组合部件n 3232位加法器位加法器AdderADDA32B3232SUM该信号该信号32位位电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据通路中的组合部件n 3232位运算器位运算器ALUALUcrtALUA32B3232ResultZeronn与ALU能执行运算类型有关，若ALU能完成m种运算，则：Overflow电子科

13、技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据通路中的组合部件n 3232位位2 2选选1 1选择器选择器MUXMUXA32B3232CSelect32位4选1选择器？思考题：电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据通路中的组合部件n 16-3216-32符号扩展器符号扩展器EXTNDEXTND1632Sign extender16-32符号扩展方法： 设符号位为S，S0，1 在原数前加16个S，构成32位数例如：0110010100001100111001010000110001100101000011001110010100001100111

14、11111111111110000000000000000电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据通路中的存储部件32位寄存器RegisterEnableData InData Out3232Clockn Enable: :使能信号使能信号 0:0:时钟边沿到来时输出不变时钟边沿到来时输出不变 1:1:时钟边沿到来时输出变为时钟边沿到来时输出变为输入输入注意：注意：若每个时钟边沿都写则不需若每个时钟边沿都写则不需要要EnableEnable信号。信号。电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据通路中的存储部件寄存器堆(Register

15、file)RaA3232ClockRbRwDataB3232 32-bitRegisters555n 2个输出(组合逻辑) A输出由Ra给出地址 B输出由Rb给出地址n 1个写端口(时序逻辑)写使能Wn=1时，当时钟边沿到来时，将Data端口送来的数据写入Rw指定的寄存器。Wn电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据通路中的存储部件理想寄存器堆(Memory)Memory32ClockData In32AddrR/WData Outn 读操作(组合逻辑)n 写操作(时序逻辑)R/W=1时，当Clock边沿到来时，将Data In端口送来的数据写入Addr指定的寄存

16、器。R/W=0时，当Clock边沿到来时，将Addr指定寄存器的内容从Data Out端口输出。电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 建立数据通路n 一条指令执行的过程 从存储器中取指令 分析指令 执行指令 写结果，形成下一条指令的地址电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 取指令（Instruction Fetch）R型指令型指令Instruction - MEMPCInstructionmemoryPCADDRDATAInstructionADD4PC - PC + 4Clock电子科技大学计算机科学与工程学院电子科技大学计算机科学与工

17、程学院 R型指令取型指令取指电路的设计指电路的设计PCADD4CLKResetinstnext_pcaddrInstmemR-Fetch Circuit电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据路径数据路径R型指令型指令OprsrtrdshamtfuncRaClockRbRwDataRegfileALUZero译码译码ALUctrWnOverflow电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据路径R型指令add/sub/and/or/xor)Fetch-RRegfilersrtrdControl UnitRaRbRwopfuncALUDat

18、aZeroSUMClockl Control Unit：控制器，产生各种控制信号；l Regfile：32个32位寄存器堆。ALUctrWnOverflow电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据路径数据路径I型型指令指令(1)OprsrtimmediateRaClockRbRwDataRegFileALU译码译码ZeroOverflowAWn电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据路径数据路径Load指令指令Oprsrtoffset/immediateRaClockRbRwDataRegFileALUMemoryAddrR/W译码译

19、码ZeroOverflowWn电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 Fetch-RRegfilersrtControl UnitRa RwopALUDataZero/OverflowClockALUctrWn数据路径数据路径Load指令指令immMEMAddrR/We电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据路径Store指令Oprsrtoffset/immediateRaClockRbRwALUZeroMemoryAddrR/W译码译码OverflowRegFile电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据路

20、径数据路径分支指令分支指令n 分支指令：beq功能：电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据路径数据路径分支指令分支指令Oprsrtoffset/immediateRaClockRbRwData32 32-bitRegistersALUZero/Overflow2ADDPC+4ADDPC+4PC4PC电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 opaddress 226位位28位位4位位PCMemory字数据路径数据路径跳转指令跳转指令电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据路径数据路径跳转指令跳转指令Opadd

21、ress2PC+4PC电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据路径数据路径合并合并目标：把各种功能的数据路径合并 取指令 R型指令 Load/Store指令 分支指令n 基本方法：使用多路选择器。MUXA32B3232CSelect电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 取指电路（满足取指电路（满足3 3种类型指令）种类型指令）关键：主要是确定下一条指令的地址。 R型指令： 转移指令： 转移指令：电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 取指电路（满足取指电路（满足3 3种类型指令）种类型指令）Fetch Circ

22、uit电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 取指电路（满足取指电路（满足3 3种类型指令）种类型指令）n 功能描述当Clk产生上 升沿跳变时：电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 取指电路（满足取指电路（满足3 3种类型指令）种类型指令）Fetch CircuitADDPCADDMUX4InstMem电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R R型指令与型指令与Load/StoreLoad/Store指令合并指令合并n 指令操作码差异R R型型Load/StoreLoad/Store指令指令译码译码0 0 0 0

23、 0 00 0 0 0 0 01 0 0 0 1 11 0 0 0 1 11 0 1 0 1 11 0 1 0 1 1译码译码电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R R型指令与型指令与Load/StoreLoad/Store指令合并指令合并译码译码n 指令操作码合并电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令与型指令与Load/Store指令差异（指令差异（2）OprsrtrdshamtfuncR R型型Oprsrtoffset/immediateLoadLoad/ /StoreStore指令指令RaRbRw32 32-bit Reg

24、istersRaRbRw32 32-bit Registers电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令与型指令与Load/Store指令差异（指令差异（2）- 合并处理合并处理 Oprsrtoffset/immediateOprsrtrdshamtfuncR型指令Load/Store指令RaRbRw32 32-bit RegistersMUXRegrt电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令与型指令与Load/Store指令差异（指令差异（3）R R型型Load/StoreLoad/Store指令指令32 32-bitRegi

25、stersALUOprsrtoffset/immediate32 32-bitRegistersALUMemory电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令与型指令与Load/Store指令差异（指令差异（3）- 合并处理合并处理32 32-bitRegistersALUMUXaluimmMemory电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 MemoryR型指令与型指令与Load/Store指令差异（指令差异（4）R R型型Load/StoreLoad/Store指令指令32 32-bitRegistersALU32 32-bitRegi

26、stersALU电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令与型指令与Load/Store指令差异（指令差异（4）- 合并处理合并处理ALUMemoryMUXMemtoReg电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令与Load/Store指令合并MemoryOprsrtoffset/immediateRaClockRbRwData32 32-bitRegistersALUZeroADDRWDRDWeReOprsrtrdshamtfuncMUXMUXaluimmm2regOperationR型指令Load/Store指令MUXregr

27、t电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 MemoryOprsrtRaClockRbRwData32 32-bitRegistersALUZeroADDRWDRDWeRerd000000funcMUXMUXaluimmm2regOperationMUXregrtR型指令与Load/Store指令合并(执行R型指令)Aluimm = 0m2reg = 1regrt = 1offset/immediate00电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令与Load/Store指令合并(执行Load(lw)型指令)MemoryOprsrtRaCl

28、ockRbRwData32 32-bitRegistersALUZeroADDRWDRDWeRerd000000funcMUXMUXaluimmm2regOperationMUXregrtAluimm = 1m2reg = 0regrt = 0offset/immediate01电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令与Load/Store指令合并(执行Store(sw)型指令)MemoryOprsrtRaClockRbRwData32 32-bitRegistersALUZeroADDRWDRDWeRerd000000funcMUXMUXaluimmm2re

29、gOperationMUXregrtAluimm = 1m2reg = 0regrt = 0offset/immediate10电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 执行指令：MemoryInstructionMemoryRa Rb RwMUXDataALUMUXWDeADDRRDMUX2ADDMUXWDADDADDRPC4InstructionOperationSign ExtenderWNZeroaluimmPCSrcm2reg55516regrt电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 执行指令：MemoryInstructionMem

30、oryRa Rb RwMUXDataALUMUXWDeADDRRDMUX2ADDMUXWDADDADDRPC4InstructionOperationSign ExtenderWNZeroaluimmPCSrcm2reg55516regrt电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 执行指令：MemoryInstructionMemoryRa Rb RwMUXDataALUMUXWDeADDRRDMUX2ADDMUXWDADDADDRPC4InstructionOperationSign ExtenderWNZeroaluimmPCSrcm2reg55516regrt电子

31、科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 控制器单元的设计控制器单元的设计n 控制器单元的功能 根据指令操作码和运算结果产生各种控制信号。n 设计步骤 （1）确定输入信号 （2）确定输出信号 （3）拟定输出信号产生的逻辑关系 （4）画出电路图电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 控制器单元的设计控制器单元的设计n 输入信号ALU电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 控制器单元的设计控制器单元的设计n 输出信号PC源的选择信号Fetch CircuitADDPCADDMUX4InstMem电子科技大学计算机科学与工程学院

32、电子科技大学计算机科学与工程学院 控制器单元的设计控制器单元的设计n 输出信号目的寄存器信号选择信号RaRbRwMUX选择rt寄存器选择rd寄存器RegFile电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 控制器单元的设计控制器单元的设计n 输出信号ALU的数据输入选择信号ALUMUXRegFileE选择寄存器堆输入选择扩展器数据输入电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 控制器单元的设计控制器单元的设计n 输出信号寄存器堆写信号不写寄存器堆32 32-bit RegistersWn写寄存器堆RaRbRw电子科技大学计算机科学与工程学院电子科技大学

33、计算机科学与工程学院 控制器单元的设计控制器单元的设计n 输出信号ALUMUXMemory选择ALU的运算结果选择存储器数据电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 控制器单元的设计控制器单元的设计n 输出信号存储器读写信号对存储器进行读操作Memory对存储器进行写操作电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 控制器单元的设计控制器单元的设计n 输出信号16-32数据位扩展选择信号进行“0”扩展操作EXT进行符号扩展操作电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 控制器单元的设计控制器单元的设计n 输出信号ALU操作控制信

34、号ALU电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 控制器单元的设计控制器单元的设计n 控制器：一个宠大的逻辑电路n 好的方法：分成多个较小的逻辑电路 较小规模的逻辑电路速度更快 较小规模的逻辑电路更容易协同工作n 显然 func字段只与ALU的ALUctr有关 好的方法：建立一个单独的ALU控制电路电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 控制器单元的设计控制器单元的设计ALU_CTRControlRegDstALUSrcMemtoRegRegWrMemWrExtOpPC_sel1:0ALUop2:0ALUctr2:0func5:0Op5:0Ze

35、roOverflow电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 控制器单元控制器单元-Control的设计的设计InputOutputRegDstALUScrRegWrMemtoRegMemWrExtOpPC_Sel1:0ALUOP2:0指令op5:0RT00000010100 x000 0 1ori0011010110000 1 0addiu0010010110010 0 0lw100011011101sw101011010 x11电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 InputOutputRegDstALUScrRegWrMemtoRegM

36、emWrExtOpPC_Sel1:0ALUOP2:0指令op5:0beq000100 x00 x01011 0 0j000010 xx0 x0 x11x x x控制器单元控制器单元-Control的设计的设计电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 n 控制信号的逻辑表达式控制器单元控制器单元-Control的设计的设计电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 n 确定ALU要完成的运算指令类型指令类型指令指令func功能功能判溢出判溢出ALUOPALUctrR-typeadd100000加加Y001001sub100010减减Y101subu1

37、00011减减N100slt101010SLTN111sltu101011SLTUN110I-typeorixxxxxx或或x010010addiuxxxxxx加加N000001lwxxxxxx加加xswxxxxxx加加xbeqxxxxxx减减x100100J-typejxxxxxxxxxxx000电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 ALU单元单元-输出信号的逻辑表达式输出信号的逻辑表达式电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 单周期单周期CPU总体电路总体电路Control UnitFetch CircuitRegFileMUXALUM

38、UXEMUXMemoprsrtrdshamtfunc电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 单周期单周期CPU的性能的性能n 假设各部件延时如下：假设各部件延时如下： 存储读存储读/写：写：200ps ALU、加法器：、加法器：100ps 寄存器堆读寄存器堆读/写：写：50ps 控制器控制器 -忽略不计：忽略不计：0ps 选择器选择器-忽略不计：忽略不计：0psn 各种指令的执行所需的指令周期是多少？各种指令的执行所需的指令周期是多少？电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令型指令5516RD1RD2RN1RN2WNWDRegWrit

39、eRegister FileOperationALU3EXTND1632ZeroRDWDMemReadDataMemoryADDRMemWrite5Instruction32MUXALUSrcMemtoRegADD2RDInstructionMemoryADDRPC4ADDADDMUXMUXPCSrc200ps100ps (not on critical path)100ps50ps50psLongest Path: 200ps+ 50ps+ 100ps+ 50ps400ps电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 Lw指令指令5516RD1RD2RN1RN2WNWDR

40、egWriteRegister FileOperationALU3EXTND1632ZeroRDWDMemReadDataMemoryADDRMemWrite5Instruction32MUXALUSrcMemtoRegADD2RDInstructionMemoryADDRPC4ADDADDMUXMUXPCSrc200ps100ps (not on critical path)100ps50ps50psLongest Path: 200ps+ 50ps+ 100ps+ 200ps+ 50ps600ps200ps电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 Sw指令指令551

41、6RD1RD2RN1RN2WNWDRegWriteRegister FileOperationALU3EXTND1632ZeroRDWDMemReadDataMemoryADDRMemWrite5Instruction32MUXALUSrcMemtoRegADD2RDInstructionMemoryADDRPC4ADDADDMUXMUXPCSrc200ps100ps (not on critical path)100ps50psLongest Path: 200ps+ 50ps+ 100ps+ 200ps550ps200ps电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 分

42、支指令分支指令5516RD1RD2RN1RN2WNWDRegWriteRegister FileOperationALU3EXTND1632ZeroRDWDMemReadDataMemoryADDRMemWrite5Instruction32MUXALUSrcMemtoRegADD2RDInstructionMemoryADDRPC4ADDADDMUXMUXPCSrc200ps100ps (not on critical path)100ps50psLongest Path: 200ps+ 50ps+ 100ps350ps电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 单周期

43、单周期CPU的性能的性能n 各类指令的数据路径长度 R型指令 200 + 50 + 100+0+50 400ps Load word 200 + 50 + 100 + 200 + 50 600ps Store word 200 + 50 + 100 + 200 550ps 分支 200 + 50 + 100 350ps 转移 200 200psn 性能受最慢指令的限制电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 其它可实现的方式其它可实现的方式n 多周期处理器 缩短指令周期 一条指令多个周期 不同类型指令所需的周期数不同 硬件代价小n 流水线处理 指令重叠执行 尽可缩短时钟周期数和CPI 硬件代价大，但性能更好电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 多周期处理器的实现多周期处理器的实现n 将指令的执行分为多个周期n 1个时钟周期完成1项主要任务1. 取指2. 指令译码和寄存器取数3. 执行，存储器地址计算，或分支地址计算4.