第5章触发器91217

1、第4章 触发器4.1 概述触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态：0状态和1状态； 在不同的输入情况下，它可以被置成0状态或1状态； 当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T触发器；按照结构形式的不同，又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器。4.2 触发器的电路结构与动作特点 基本RS触发器的电路结构与动作特点一、 与非门构成的基本RS触发器1. 电路组成和逻辑符号信号输出端，Q=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态，信号输

2、入端，低电平有效。2. 工作原理R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。R=0、S=0时：Q=Q=1，不符合触发器

3、的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。特性表（真值表）现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。次态Qn+1的卡诺图特性方程触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式状态图描述触发器的状态转换关系及转换条件的图形称为状态图011/1/10/01/当触发器处在0状态，即Qn=0时，若输入信号 01或11，触发器仍为0状态；RS当触发器处在1状态，即Qn=1时，若

4、输入信号 10或11，触发器仍为1状态；RSRS若 10，触发器就会翻转成为1状态。RS若 01，触发器就会翻转成为0状态。波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图RSQQ置1置0置1置1置1保持不允许基本RS触发器的特点（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。（2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS

5、触发器。集成基本RS触发器EN1时工作EN0时禁止二、或非门构成的基本RS触发器4.2 .2 同步RS触发器的电路结构与动作特点1、同步RS触发器电路结构与工作原理CP0时，R=S=1，触发器保持原来状态不变。CP1时，工作情况与基本RS触发器相同。特性表特性方程CP=1期间有效波形图主要特点（1）时钟电平控制。在CP1期间接收输入信号，CP0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。不变不变不变不变不变不变置1置0置1置0不变2、同步JK触发器将S=JQn、R=KQn代入同

6、步RS触发器的特性方程，得同步JK触发器的特性方程：CP=1期间有效特性表JK=00时不变 JK=01时置0 JK=10时置1 JK=11时翻转状态图波形图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。3、同步D触发器（D锁存器）将S=D、R=D代入同步RS触发器的特性方程，得同步D触发器的特性方程：CP=1期间有效 状态图波形图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。集成同步D触发器POL1时，CP1有效，锁存的内容是CP下降沿时刻D的值；POL0时

7、，CP0有效，锁存的内容是CP上升沿时刻D的值。 主从触发器的电路结构与动作特点1. 工作原理（1）接收输入信号过程CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有：从触发器控制门G3、G4封锁，其状态保持不变。（2）输出信号过程CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。特性方程CP下降沿到来时有效 逻辑符号电路特点主从RS触发器采用主从控制结

8、构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP1期间，输入信号R和S不能同时为1。2、主从JK触发器将代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：主从JK触发器没有约束。特性表时序图逻辑符号电路特点主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。输入信号J、K之间没有约束。存在一次变化问题。带清零端和预置端的主从JK触发器的逻辑符号集成主从JK触发器与输入主从JK触发器的逻辑符号主从JK触发器功能完善，并且

9、输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。 边沿触发器的电路结构与动作特点一、 边沿JK触发器 CP下降沿时刻有效边沿JK触发器的特点边沿触发，无一次变化问题。功能齐全，使用方便灵活。抗干扰能力极强，工作速度很高。边沿JK触发器的逻辑符号集成边沿JK触发器注意74LS112为CP下降沿触发。CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。二、边沿D触发器工作原理（1）CP0时，门G7、G8被封锁，门G3

10、、G4打开，从触发器的状态取决于主触发器Q=Qm、Q=Qm，输入信号D不起作用。（2）CP1时，门G7、G8打开，门G3、G4被封锁，从触发器状态不变，主触发器的状态跟随输入信号D的变化而变化，即在CP1期间始终都有Qm=D。（3）CP下降沿到来时，封锁门G7、G8，打开门G3、G4，主触发器锁存CP下降时刻D的值，即Qm=D，随后将该值送入从触发器，使Q=D、Q=D。（4）CP下降沿过后，主触发器锁存的CP下降沿时刻D的值被保存下来，而从触发器的状态也将保持不变。综上所述，边沿D触发器的特性方程为：下降沿时刻有效 边沿D触发器没有一次变化问题。逻辑符号集成边沿D触发器注意：CC4013的异步

11、输入端RD和SD为高电平有效。4.3 .触发器的逻辑功能及其描述方法转换方法：利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。转换步骤：（1）写出已有触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。（3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。（4）根据转换逻辑画出逻辑电路图。JK触发器D触发器写出D触发器的特性方程，并进行变换，使之形式与JK触发器的特性方程一致：与JK触发器的特性方程比较，得：电路图JK触发器T触发器在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能

12、的电路，即当T0时能保持状态不变，T1时一定翻转的电路，都称为T触发器。特性表逻辑符号T触发器特性方程：与JK触发器的特性方程比较，得：电路图状态图时序图JK触发器T触发器在数字电路中，凡每来一个时钟脉冲就翻转一次的电路，都称为T触发器。特性表逻辑符号T 触发器特性方程：变换T触发器的特性方程：与JK触发器的特性方程比较，得：电路图本节小结：触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等5种方式来描述。触发器的特性方程是表示其逻辑功能的重要逻辑函数，在分析和