产品硬件开发评审流程

1、文件编号:产品硬件开发评审流程文档修改历史日期版本作者修改内容评审号变更控 制号发布日期目录1、目的42、适用范围43、评审需求44、评审方案45、评审结果判定46、评审流程图47、附录51、目的：为标准产品硬件的研发评审工作制定此硬件研发评审流程。2、适用范围：适用公司产品硬件的研发评审。3、评审需求：产品硬件评审可分 3局部：硬件原理图评审、 PCB评审、PCBAi审。在硬件开发设计过 程中，各个阶段完成后需填写硬件评审申请表提交硬件评审小组，提出评审需求。4、评审方案：硬件评审小组根据评审需求制定评审方案书，可参考附录及结合实际情况制定具体的评 审工程。5、评审结果判定：硬件评审小组在制

2、定评审方案时，需根据相应的审查工程划分权重等级，并明确评定结 果的判定标准。评审不通过，需返回开发设计改进或进行风险评估，之后再重新评审。6、评审流程图：7、附录：单元电路评审： 针对产品硬件常规设计所涉及的单元电路进行常规性评审，审查各单元电路是否符合设计标准。请参照下表，审查通过工程请打M,审查未通过工程请打X。审查硬件板未涉及到的单元电路模块可不填写。单元电路审查一览表审查工程审查内容审查结果审查建议滤波电路1、审查电路中是否设计电源 滤波电路。2、审查电路中电源滤波器的 形式是否有效，是否为单电容 型或单电感型，而未采用n形 电源滤波器。3、对单板的n形电源滤波器 参数进行审查。 ID

3、电路1、审查ID电路的形式是否符 合标准电路的要求。2、审查ID电路的参数是否止 确。3、审查ID电路是否有隔离电 阻或隔离芯片。 复位、WDT看门狗电路1、硬件设计中不推荐使用可 关闭的WD琮统，即计数器清 零电路应是单稳电路而非锁存 电路。如果设计为可关闭的 WDT刷新时应是关闭后立即开 启，不可使watchdog处于K期 关闭的状态。2、WD破计中，坚决/、可使用 别离元件依靠电谷充电实现 WDTt 路。3、在WD皎计中，计数时钟应 尽量取用本板时钟。防止因为 其他单板更换，插拔导致时钟 不止常时，本板 WDTt路工作 失常。4、上电时 WDT计数器应可清 零。5、单板设计中有无手动复位

4、 开关。6、设计中是否为重要芯片设 计供软件单独调试的复位口。7、复位电路中消抖电容的容 值是否过大。8、审查WDT俞出的复位佶号 是否接在电源管理芯片的输 入，通过电源管理芯片的输出 对单板进行复位，而/、是用 WDT输出的信号直接对单板进 行复位。 匹配电路1、审查高速信号长线传输中有无参加匹配。2、审查匹配形式的正确性，有 效性。3、审查匹配参数的正确性。4、不口在同,信勺线上同时 进行终端并接与始端串接匹 配。5、审查终端匹配时，信号输出 芯片的驱动能力是否满足。6、审查时要结合 PCB布线图 进行审查。 信号时序1、在不考虑延时的情况下，分 析单板的输出信号之间的时序 关系是否满足整

5、机时序指标， 最好是符合理想的时序要求。2、不考虑延时的情况下， 单板 对输入时钟的利用是否合理， 所用芯片的输入信号的时序关 系是否满足专用芯片对输入信 号时序的要求。3、CPU与外围芯片的时序是 否能可靠配合。包括外围芯片 是否能很好支持 CPU的读写时 序和米用高速 CPU寸RAM ROM 等存储器件的速度是否与CPU匹配。4、可编程逻辑器件接口逻辑设计是否能使输入信号可靠读 入以及其输出信号是否能满足 其它芯片的时序要求。在可编 程器件选用上，其速度是否与 其他芯片匹配。5、总线二态时序设计时是否 考虑到各控制信号之间有足够 的裕度，以防止总线冲突。 1、审查所有芯片的外围电路 器件应

6、用的接法正确性。2、审查对芯片无用脚的处理。3、对芯片工作方式的审查。 CPU应用1、审查与外围器件的接法是 否依照器件手册推荐。2、时钟审查。3、控制信号审查。4、I/O 口用法审查。5、外接存储器的速度匹配。6、不用输入端的处理审查。 DSP审查1、与外围接口器件的连接。2、MP/ MC: Microprocessor/ microcomputer 方式选择端， 当采用外部存储器时，应通过 上拉电阻接 vcc当采用内部 存储器或BOOT寸，应通过下拉 电阻接地。3、BOO汝现：DS呐序引导共 有多种方式，如果采用BOOT审查实现程序引导的接口方法 是否止确。4、HOLD总线占用请求，不用

7、时应接上拉电阻。5、中断输入端：INT1、INT2、 INT3、INT4、NMI,不用时应接 上拉电阻。6、其它无用输入端是否有上 拉电阻或下拉电阻/接地。 差分接口电 路1、如果是远距离点对点通讯， 接口的保护非常重要，应是审 查的重点。2、近距离点对点接口方式，审 查接口电路的参数。3、一点对多点接口方式，审查 接口电路的参数。 光电耦合电 路1、直流电气参数审查。2、审查光耦的反向电压和驱 动能力是否满足要求。3、对于单向输入的光电耦合 器件，应在输入端并接反向二 极管。4、光电耦合器件的电流传输 比的离散性很大，电路应保证 在这个参数范围内的所有光耦 器件可止常的导通及截止。5、对于大

8、多数光电耦合器件， 输出端提供了输出三极管的基 极，应将它通过一个1MQ左右 的电阻接地。6、交流电气参数审查。7、审查光耦合器件接口电路 的响应速度是否满足系统要 求。 交压命隔离 电路1、变压器的主要作用是电压、 电流变换，原副边的变化比线 圈匝数比必须满足接口电路 的要求。2、审查输入输出端的阻抗是台匹配。3、电路中应后隔直电容， 电容 的大小应保证既能很好的隔离 直流分量，后不对有用信号产 生较大的最减，也小因此血带 来阻抗的失配。4、变压器接口电路通常用于 传输远距离信号，审查时应留 意电路中是否有保护电路，保 护电路是否合理。 电阻器审查1、电阻器的阻值参数是否符 合电路要求，通常

9、使用电阻的 数值与电路理想的数值后偏 差，审查在此偏差范围内能否 保证电路功能正常实现。2、电阻器的精度等级是否符 合要求。在使用中，应考虑电 阻阻值的偏差是否符合电路要 求，在精度要求特别高或较高 的地方，如测量电路、倒相电 路，应使用阻值偏差为 2刈下 的电阻器，一般的电路可使用 允许偏差为10%勺电阻器。3、电阻器的额定功率是否符 合要求。为满足可靠性的要求， 应根据具体的电路计算电阻实 际消耗功率，选用电阻器的额 定功率为实际消耗功率的1.5一2倍。4、电阻器的最高工作电压是 否符合要求。允许加在电阻两 端的最局电压可由下式求得： 工作电压=电阻的额定功率* 电阻值平方根值。当电阻器

10、两端的电压超过规定值时，电 阻器内部会产生火花、引起噪 声、甚至损坏。 电容器审查1、电容器的容量。审查电容器 的容量数值是否适宜。2、耐压及工作电压。在实际使 用中工作电压应小于标称的耐 压数值，一般为工作电压为耐 压的一半，以降低电容的故障 率。3、极性审查。审查中考虑即使 电压的平均值的极性符合要 求，也还必须叠加上交流和尖 峰电压的负峰值后是否会出现 反极性的现象。4、精度。中频变压器用的调谐 电容，本机振荡用的垫整电容 器，应选用I级精度的电容， 作耦合、旁路的电容器可任意 选用。 稳压二极管1、审查稳压管的稳定电压的 值能否保证单元电路功能的正 常实现。2、稳定电压随工作电流和温

11、度的不同们有所改变，同一型 号的稳压管，其稳定电压的数 值也不是固定的数值，审查误 差为电路带来的影响。 单板附加功 能审查1、单板后无自检功能。2、设备升级是否方便。3、单板维护是否方便。4、单板的可测试性。 负载驱动能 力的审查1、审查各类集成电路的输出 能力是否满足电路的要求。2、审,查开路门的上拉电阻是 否满足相应驱动条件。3、审查各类小同集成电路间 相互驱动时电流，电压驱动能 力。4、可编程逻辑器件使用时须 审查输出端和接口器件的电平 配合。5、审查并行总线，串行总线的 驱动能力。6、其它专用器件必须使前级 输出电流、电压极差值满足后 级输入电流、电压要求的极差 值。 保护电路审 查

12、1、审查保护电路是否合理， 保 护兀件的参数和布局是否正 确。2、高速彳百号传输电路中， 还要 注意保护器件的电容特性是否 满足高速信号传输的要求。 变压器接口 电路1、PGNDW GNT定要隔离， 并有一定的距离；而且，变压 器的输入、输出端之间应保证 电气上隔离，以使系统有很好 的抗共摸干扰能力，也防止因 雷击、高压碰线等带来的输入 端高压串入逻辑电路中。2、热敏电阻必须安放在压敏 电阻和防雷芯片的前面，才能 能实现其保护功能。3、压敏电阻应能对传输线对 地过高的电压进行嵌位保护， 以消除接口线上的共摸电压。4、对大多数的接口电路来说， 阻抗匹配是很重要的。由于 PTC电阻一般有 5 30

13、欧姆的 冷态电阻，它的接入可能会影 响接口电路的阻抗匹配。审查 时应把热敏电阻的冷态电阻计 算进去。 触点开关电 路1、审查触点开关电路是否有 保护电路，方法是否正确。2、对大电流情况，即使连接导 线很短，但如果我们不清楚负 载的具体阻抗特性，开关两端 都应该加保护电路。3、提倡对大电流开关，无论是 触点开关还是无触点开关，都 加上限压保护电路。4、对已启保护电路的，审查时 还应当注意保护器件的参数选 择和接入位直是否止确，是否 靠近被保护器件，连线是否尽 量短。5、在具有感性的电路开关时， 如继电器控制线圈的电路中， 有否考虑到瞬间过压保护。6、审查保护器件尽量靠近被 保护器件，保护电路的走

14、线尽 量短，这也应是审查的重点。 电源保护电 路1、确定单板和单元电路是否 需要过流过压保护，以及保护 电路的类型，多电源系统是否 需要自动同时掉电保护等。2、审查电路上是否止确使用 了保护电路，保护电路的设计 和器件参数的选择是否满足上3、过压保护电路的位置， 必须 在保险管的后面。 其他审查项1、审查单板设计时是否考虑 易发热器件的散热问题。2、审查后无过流过压保护。3、审查单板是否做到输出口 断电为高阻。4、审查单板复位时公用信号 接口能否保持二态。5、审查单板中设计有两脚晶 振，是否有镀锡铜线固定。 组合逻辑输 出信号1、分析设计中是否存在逻辑 冒险或功能冒险，存在冒险的 信号是否作为

15、了触发器的时 钟、异步清0、置位信号。2、输出给外部的等效于时钟的信号，如读写信号，是否由 组合逻辑产生，是否存在毛刺。3、触发器的异步置位、清0是否会存在同时有效的情况。 时序问题1、对于局部同步电路要分析 主时钟的布线情况，分析最大 时钟偏差的大小，从而判断是 否存在建立一保持时间问题。2、对于异步电路接口， 要对其 时序进行验证，看看触发器的 建立一保持时间是否满足器件 要求。设计实现与 设计意图的 一性1、审查后无设计失误造成某 一方面的功能不能实现，要根 据电路实际工作情况设计各种 输入测试向量，通过仿真工具 来对某个具体电路实现的功能 进行仿真测试，看它的输出功 能是否止常，是否到

16、达了设计 的目的。2、审查开发工具编译优化造 成最终结果与设计意图不符。 要分析开发工具编译完成后给 出的报告文件，分析开发工具 在编译时作了哪些优化，优化 后的结果是否仍与设计意图一 致，是否会导致电路功能变化。 3、如设计原理或器件选择不 适当造成关键路径时延理论或 实际上大于该局部时序电路的 时钟周期，电路在极限工作条 件卜可能无法可靠工作。可通 过分析同步电路设计中的最长 延时路径，通过时延分析工具 确定它的时延大小，看最大时 延是否超过了一个时钟周期。 假设超过了一个时钟周期，那 么该局部电路的工作可靠性无 法保证。 PCB审查1、模拟电路与数字电路占不 同的区域，同一类数字器件尽

17、可能分布在一起，模数电路位 于两者的交界处，使模拟局部 的管脚位于模拟地上方，数字 局部的管脚位于数字地上方。 在数模混合白单板上，AD芯片 的摆放位置应尽量先满足模拟 局部的需求。2、把电路板分为/、同的直流 电压区域，如 5VDC区、12VDC 区等等；同时使用多种电源的 器件应该位于区域的交界处。3、接口器件靠近 HEADf?置。4、时钟远离I/O电路，同时输 入、输出回路应该尽量远离； 特别是模拟高频信号的发送和 接收局部尽量分开，小宜父义， 最好将这两局部的地线层分 开，相应的信号在各自地线层 上方走线。5、电压调整器这类器件应离 易受干扰的模拟信号较远，以 减少干扰。6、器件放置的

18、方向应便于散 热；高热器件均衡分布；温度 敏感器件如光模块远离高 热器件。7、布局应该尽可能做到使关 键的高速信号走线最短。8、几种不向类型的电源分开。9、模拟电路电源与数字电路 电源分开。10、小同类型的数字电路如 TTL与PECL电源分开。11、高频线路接口的收电路和 发电路电源分开。12、HEAD头上的电源才f#数 应该满足最大电流的要求。13、电源引脚的物理位置定 义,应注意平安性，不同种类 的电源引脚要分公定间隔， 特别是与地脚应有一定距离。14、不允许有任何电气上浮空 的金属。15、/、同种类电路的地最好分 开，如果无法提供/、同的地平 面的话，可以在同一地平面上 分割地，成才-个

19、个地岛'', 但是地岛的分割不能过多，尽 量/、要出现条状的地岛，假设 不得以，那么可的分割不能过 多，尽量/、要出现条状的地岛， 假设不得以，那么可以将条状 地放在PCBS的边缘。16、数字地和模拟地的开槽/、 宜过小，需严格做到单点接地。 数字地网和模拟地网本身应以 网状连接，尽可能减小信号环 路面积。17、防雷地和工作地在板上严 格分开，防雷器件的接地应接 PGND不能接GND在隔离艾 压器内边的防护器件/、应再接 PGND不然将通过PGND各雷击 信号反串电路，使隔离变压器 失效。 附属器件的 ag1、去藕电容的位置应尽量靠 近芯片电源引脚。2、终端匹配电阻接在最舟- 个负载处，且应尽可能靠近终 端器件。3、某个集成芯片的外围器件 应该紧靠该芯片，如锁相环外 围鉴相电容、电阻 CPU的晶振 等尽可能靠近相应的芯片。4、每个电源的滤波电路应该 紧靠应用该电源的集成芯片处。5、I/O 信号线的去耦器件应 尽可能在接口处。 信号线的审 查1、高电压、大电流彳百号与低电 压、小电流信号分开。2、模拟信号与数字信号分开。