汇编原理复习题答案

1、一、判断题1. 用同一种寻址方式均可写入信息到ROM或RAM中【答案】错2. CPU在访问存储器时，在每个机器周期中，检测READY引脚，若测到的信号是有效的，就会在该机器周期中插入等待周期。【答案】对3. CPU在访问存储器时，在每个机器周期中，检测“READY”引脚，若测到无效，就进入下一个机器周期重新访问。（ ）【答案】错4. 采用全译码方式的存储器，其任一单元都有唯一的确定地址。【答案】对5. 刷新电路的作用是要写入新的信息。【答案】错6. 4K×1位和1K×4位的RAM芯片存储容量相同，它们可互换使用。 【答案】错7. DRAM必须定时刷新，否则所存信息就会丢失。

2、【答案】对8. SRAM电源撤除，信息不会丢失。( )【答案】错9. 8086/8088 访问一个字节单元和访问一个字单元,只需要一个总线周期()。【答案】错10. 存储系统中的高速缓冲存储器通常容量较小，则每位价格比主存要低。【答案】错二、单项选择题1. 在 8086/8088 CPU 中，在T1 状态，CPU 往总线上发 （ ）信息。 A. 数据B . 地址 C. 状态 D. 其它【答案】B2. 8086当CPU 执行 IN AL,DX指令时，该信号线为（ 2 ）电平。A. 高 B. 低 C. ECL D. CMOS【答案】B3. 用1024×1位RAM芯片设计一个128KB的存

3、储器系统，问需要有( )片芯片组成。 A.1024 B.2048 C.128 D.256【答案】A4. 若用存贮芯片(32K×1)构成 8086/8088 的1M存贮器系统要用()。A.8 片 B.16 片 C.32 片 D.64 片【答案】C5. 在 8086/8088 CPU 中，一个最基本的总线读写周期由（ 1 ）时钟周期(T 状态)组成。 A.1 个 B.2 个 C.4 个D.6 个【答案】C6. 若32K×4位SRAM芯片具有4条数据线,则它具有的地址线条数为：_。A、13B、14C、15D、16【答案】C7. 8086CPU 通过（ 1 ）控制线来区分是存储器访

4、问，还是I/O访问。A. M*/IO B. DEN* C. ALE D. MN/ MX*【答案】A8. 在 8086 中，（BX）8282H，且题中指令已经读出，则执行 INC BX指令需要的总线周期数为( )。A0 B1 C2 D3【答案】C9. 微机中控制总线传送的是()A. 给存储器和 I/O 接口地址码。 B. CPU 向内存和 I/O 接口发出的命令信号。 C. 存储器和 I/O 设备向 CPU 传送的状态信号 D. B 和 C 【答案】D10.当存储器读写速度较慢时，需产生一个READY 信号以实现与 CPU 的同步，CPU 将在总线周期的_时候采样该信号。A. T2 下降沿 B.

5、 T3 下降沿 C. T2 上升沿 D. T3 上升沿【答案】B11. 8086CPU 在执行 MOV AL，BX指令的总线周期内，若 BX 存放的内容为 1011H，则BHE *和 A0 的状态是_。A. 0，0 B. 0，1 C. 1，0 D. 1，1【答案】B12. 8086 有两种工作模式, 最小模式的特点是（ ).A. CPU 提供全部控制信号B. 由编程进行模式设定C. 不需要 8286 收发器D. 需要总线控制器 8288【答案】A13. 8086CPU 在进行 I/O 读操作时,M */IO， DT/R*和必须是( )。A.0 0 B.0 1 C. 1 0D.1 1【答案】A1

6、4. 当8088CPU组成最小模式时，IO/M* =“1”，RD* =“0”，WR* =“1”时 ，完成的操作为_。A、存储器读B、存储器写 C、I/O读D、I/O写【答案】C15. 为改善高速的CPU与主存存取速度的不平衡，可采用 _。A、虚拟存储器B、辅助存储器C、高速缓存存储器(Cache)D、以上都不行【答案】C16. 8088/8086 CPU工作在最大模式时的基本连接是_。A、MN/MX*接高电平，不用总线控制器B、MN/MX*接高电平，用总线控制器C、MN/MX*接地，用总线控制器D、MN/MX*接地，不用总线控制器接【答案】C17. 8088 执行一个总线周期最多可传送()字节

7、。A.1 个 B.2 个 C.3 个 D.4 个【答案】A18. 在微处理器发出地址信息并稳定后，当( )后，通知接口芯片，片选信号CE已稳定，输入口已与数据总线接通，微处理器可以进行读操作。 A. 有效、M/=L B. 有效、M/=H C. 有效、M/=L D. 有效、M/=H【答案】A19. 8. 8086 有两种工作模式, 最大模式的特点是 （ ） 。 A. M/IO 引脚可直接引用 B. 由编程进行模式设定 C. 需要总线控制器 8288 D. 适用于单一处理机系统【答案】C20. 8086有两种工作方式，当8086处于最小方式时，MN/接( ) A.+12V B.-12V C.+5V

8、 D.地【答案】C21. 8086/8088 执行一个总线周期是在()之后插入TW。A.T1 B.T2 C.T3 D.T4【答案】C22. CPU对存储器进行读/写操作时，所述正确的是_。A、需要数据信号、地址信号、片选信号和读/写信号B、仅需要片选信号、读/写信号C、仅需数据信号、片选信号D、仅需要地址信号、读/写信号【答案】A23. 若256K×8位的SRAM芯片具有8条数据线，则它的地址线条数为_。A、14 B、15C、17 D、18【答案】D24. 现有4K×8位的RAM芯片，它所具有的地址线条数应是( )条。 A.12 B.13 C.11 D.10【答案】A25.

9、 存取时间是指( ) A.存储器的读出时间 B.存储器进行连续读和写操作所允许的最短时间间隔 C.存储器进行连续写操作所允许的最短时间间隔 D.存储器进行连续读操作所允许的最短时间间隔【答案】A26. 地址译码的作用是（ ）A. 设计接口B. 区分不同外设 C. 接至地址总线D. 向外设输出数据【答案】B27. 某一存储器芯片，其地址引脚线为16根，数据输出线为8根，那么其容量可表示为_ _。A、1K * 8位 B、16K * 8位 C、32K * 8位 D、64K * 8位【答案】D三、填空题1. 高速缓冲存储器的英文名称是_。【答案】Cache2. 欲将EPROM的信息擦除可用紫外线照射。

10、光照后的EPROM输出全为_。【答案】13. 微处理器设置片内Cache主要目的是_。【答案】缓解主存与CPU的速度之差4. 半导体静态RAM靠_存储信息，半导体动态RAM靠_来存储信息。【答案】触发器(原理) 电容(存储电荷的原理)5. 在动态存储器 2164 的再生周期中，只需要_地址，所以在RAS*和CAS*这两个信号中，只有_变为低电平。【答案】 行，RAS*6. 已知某微机控制系统中的 RAM 容量为 2K×8 位，首地址为 2000H，其最后一个单元的地址是_【答案】 27FFH7. 8088CPU 芯片引脚包括_条地址线，_条数据线，地址线和数 据线是采用_方式共用引脚

11、的。【答案】20，8，分时复用8. 8088/8086系统总线包括数据总线、_和_。【答案】地址总线 控制总线9. 8086/8088 CPU 提供了接受外部中断请求信号的引脚是_ 和_。【答案】NMI、INTR10. 8088CPU工作在最大模式时，存储器的读信号是由_提供的。【答案】总线管理器11. 8086的M/IO*引脚是_总线中的一条。【答案】控制12. 在8088读周期中，当CPU对速度相对较慢的存储器或外设进行读操作时，往往需要通过检测_信号，使之达到适配。【答案】READY13. 8086 根据所构成系统大小的不同，可以工作在最大方式或最小方式。在最大方式下，系统需使用 _ 来

12、形成总线周期。【答案】总线控制器 8288 14. 动态RAM是以_作为一个基本的存储单元。【答案】单MOS管配上记忆电容四、应用题1. 已知RAM 芯片和地址译码器的引脚如题五图所示，试回答如下问题： （1）若要求构成一个 8K×8 的 RAM 阵列，需几片这样的芯片？设 RAM阵列组占用起始地址为El000H 的连续地址空间，试写出每块 RAM 芯片的地址空间。（2）若采用全地址译码方式译码，试画出存储器系统电路连接图；【答案】（1）题中所示RAM芯片有 12 根地址线和 4 根数据线，因此一片这样的RAM 芯片其存储容量为 212*4bit4K*4bit，若需构成 8K*8 的

13、 RAM 阵列，共需（8K*8）/（4K*4）4 片。这 4 片 RAM 芯片应分成 2 个芯片组，每个芯片组中 RAM 芯片的地址线 A11 A0、读写控制线WE *和片选控制线CS* 都连在一起，因此每组中的 RAM 芯片占用的地址空间完全一样，只是分别提供高 4 位和低 4 位的数据，这两个芯片组的地址空间分别为：组E1000H E1FFFH和 组E2000H E2FFFH。 （2）全译码系统的电路连接可以如下图所示。图中 4 个芯片的WE*控制线和 A11 A0 地址线是连接在一起的。2. 如某系统中地址总线为16根（A0-A15），用容量8K*8位的存储器芯片，从地址范围0000H-

14、3FFFH扩充存储器，用LS138译码芯片，全译码方式，画出芯片与系统总线的连接图（数据总线省略），并分别标出每片芯片的地址范围。【答案】3. 如某系统中地址总线为16根（A0-A15），用容量是32 K * 8位的存储器芯片扩充到64 K * 8位，画出芯片与地址总线的连接图（数据总线省略），并分别标出每片存储器芯片的地址范围。系统总线如下图【答案】芯片1的地址范围： 芯片2的地址范围：0000H-7FFFH； 8000H-FFFFH；五、简答题1. 若用EPROM2764（8K×8b）和SRAM6264（8K×8b）组成8K ROM和16kRAM存储系统，需要多少芯片？

15、地址线中哪些位参与片内寻址？哪些位用作芯片组寻址？(设系统地址总线为20位，采用全地址译码)。【答案】1片2764，2片6264地址线中A0A12参与片内寻址地址线中A13A19用作芯片组寻址2. 设某系统的CPU有地址线16条，连接了4K ROM和1K RAM。已知ROM用芯片（×），用芯片（×）。若用高位地址线全译码输出作为各芯片的选片信号，最高地址的条输出线接O，最低地址的输出线接RAM，则各片的地址范围是多少?【答案】4片地址范围是，；的地址范围是。3. 采用全译码方式和6264芯片，在内存的40000H43FFFH区间扩充RAM，画出芯片与8088最大组态下形成的

16、系统总线的连线图。【答案】4. 采用2716芯片，在首地址2000H处扩充容量8KB的内存，画出最大组态下系统总线连接示意图，采用部分译码。【答案】5. 若微机有16条地址线，使用SRAM2114（1K*4）存储芯片组成存储系统，问采用线译码时统的存储容量最大为多少？此时需要多少个2114芯片？【答案】由2114容量1K*4位知，片内有10条地址线，故还有6条地址线作为片选信号，一组两片构成1K*8位的存储器，因此最大容量为6*1K*8位=6KB。需要12片2114存储芯片6. 微机硬件存储器分成哪几级?RAM与CPU的接口主要有哪几部分? 【答案】高速缓冲存储器，主( 内 )存储器，外部(后

17、备)存储器。RAM 与CPU的接口主要有三部分：地址线的连接，数据线的连接，控制线的连接 7. 已知某系统存储器扩展如图所示，试分析 (1)2764和6116分别是什么芯片? (2)2764 1，2764 2，6116的地址范围?【答案】6116芯片是RAM；2764芯片是EPROM；2764 1地址46000H47FFFH；2764 2地址4A000H4BFFFH；6116地址 4E000H4FFFFH 8. 下图是一个存储器系统，地址总线共有20位，数据总线8位，试分析电路，回答问题。 1)单片EPROM和单片SRAM的容量各为多少? 2)74LS138的作用是什么? 3)EPROM2的地址范围是多少?【答案】 1)EPROM单片容量为4K×8位，SRAM单片容量为2K×8位。 2)74LS138的作用是译码。 3)ERROM2的地址范围为：F9000HF9FFFH。9. 用1024*1位RAM构成128KB存储系统，各需要多少RAM芯片？多少位地址作为片内和