基本锁相环与锁相式数字频率合成器

1、基本锁相环与锁相式数字频率合成器一、实验目的1、掌握VCO压控振荡器的基本工作原理。2、加深对基本锁相环工作原理的理解。3、熟悉锁相式数字频率合成器的电路组成与工作原理。二、实验内容1、观察锁相环的同步态。2、在程序分频器的分频比N=1、10、99情况下： 测量输入参考信号的波形。 测量频率合成器输出信号的波形。 检查并观察输出频率（或分频比）的置换功能。 测量并观察最小分频比与最大分频比。三、实验仪器1、信号源模块2、锁相环模块3、20M双踪示波器一台4、连接线若干四、实验原理4.1、基本锁相环电路工作原理图1 基本锁相环组成框图锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自

2、动控制闭环系统叫做锁相环，简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。图1是锁相环的基本组成框图，它主要由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）组成。 压控振荡器的输出Uo(t)接至相位比较器的一个输入端，压控振荡器的输出频率的高低由低通滤波器上建立起来的平均电压Uc(t)大小决定。施加于相位比较器另一个输入端的外部输入信号Ui(t)与来自压控振荡器的输出信号Uo(t)相比较，比较结果产生的误差输出电压Ud(t)正比于Ui(t)和Uo(t)两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Uc(t)。这个平均值电压Uc(t)朝着减

3、小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。这时两个信号的频率相同，两相位差保持恒定（即同步）,称作相位锁定。当环路锁定后，如果输入信号频率i或VCO振荡频率o发生变化，则VCO振荡频率o跟踪i而变化，维持o=i的锁定状态，这个过程称为跟踪过程或同步过程。相应地，能够维持环路锁定所允许的最大固有频差|i|，称为锁相环路的同步带或跟踪带，用H表示。超出此范围，环路则失锁。失锁时，oi，如果从两个方向设法改变i，使i向o靠拢，进而使Do =（io），当Do小到某一数值时，环路则从失锁进入锁定状态。这个使PLL经过频率牵引最终导致入锁的频率范围称为捕捉带Dp。

4、4.2、CD4046锁相环本实验使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V18V），输入阻抗高(约100M)，动态功耗小，在中心频率f0为10kHz下功耗仅为600W，属微功耗器件。该芯片包含鉴相器（PD）、压控振荡器电路两部分，而环路滤波器（LF）由外接阻容元件构成。掌握这些部件的作用，工作原理和其特性的测试方法是分析和掌握锁相环的基础。稳定状态指示1 16VddPD01OUT 2 15 对Vss有齐纳/二极管稳压相位比较输入 3 14 信号输入VCO输出 4 13 PD02OUT 禁止振荡 5 12 R2 C1a 6 11 R1 C1b

5、 7 10 SFOUT Vss 8 9 VCO控制图2 CD4046锁相环路外引脚排列图图2是CD4046的引脚排列，引出端功能说明如下：1脚（）：相位比较器2输出的相位差信号，为上升沿控制逻辑。环路人锁时为高电平，环 路失锁时为低电平 2脚（）：相位比较器1输出的相位差信号，它采用异或门结构，即鉴相特性为。3脚（）：相位比较器输入信号，通常PD来自VCO的参考信号。4脚（）：压控振荡器的输出信号。5脚（INH）：控制信号输入，高电平时禁止，低电平时允许压控振荡器工作。6、7脚（C1）：外接振荡电容，以控制VCO的振荡频率。8、16脚：接电源的负端和正端。9脚（）：压控振荡器的控制端。10脚（

6、）：源极跟随器输出。11脚（）：外接振荡电阻至地。12脚（）：外接振荡电阻至地。13脚（）：相位比较器的输出端，它采用，上升沿控制逻辑。14脚（）：相位比较器输入信号，输入允许将0.1V左右的小信号或方波信号在内部放大并再经过整形电路后，输出至相位比较器。15脚（）：内部独立的齐纳稳压二极管负极。图3 CD4046锁相环路电原理图从图3可知，相位比较器2为四组边沿触发器。压控振荡器有跟随器，输入受到INH的控制。图中PD（11-12）为相位比较器输入；PD（01-03）为相位比较器输出；为压控振荡器输入；为压控振荡器输出；INH为禁止端，当INH为“1”电平时，禁止输出；Z为内部提供的稳压管的

7、负极；C1为压控振荡器外接振荡电容端；R1、R2（第11、12端）则为压控振荡器外接电阻端；当PLL作解调等使用时，解调信号从端输出。 VCO压控振荡器图4 VCO压控振荡器内部电路压控振荡器就是振荡频率受输入电压控制的振荡器。4046锁相环集成电路的VCO是一个线性度很高的多谐振荡器，它能产生很好的对称方波输出。电源电压可工作在3V18V之间。本实验电路中取+5V电源。该VCO是一种CMOS数字门型的压控振荡器。它利用由门电路组成的RS触发器控制一对开关管轮番地向定时电容C1正向充电和反向充电，从而形成自激振荡，振荡频率与充电电流成正比。与C1的容量成反比，式中I0由恒流源提供，并受控于外加

8、电压Ui，结果使f输出与Ui成线形关系。改变Ui的数值就可以改变振荡器的输出频率，从而具有压控特性。振荡频率不仅与定时电容C1、外加控制电压Ui有关，而且还与电源电压以及外接电阻R1、R2的比值有关。图4中INH为禁止输入端，当INH为“1”电平时，VCO被封锁。N1和R1组成源极跟随器。门1和门2组成R-S触发器。当VCO输入电压大于N1的开启电压时，流经P1管的电流I1在P2管形成镜象电流I2，且I1=I2；由于P2工作在饱和区，流经P2的电流I3为恒流源。C1为外接电容。由于R-S触发器的作用，使P4和N2或P5和N3组成的开关接通、断开，也使恒流源对C1充或放电，这样便形成了振荡，其振

9、荡频率如下: 式中：I3为流经P的电流（如图4所示）；C1为外接电容；VTR为门电路的转换电压。I3受相位比较器输出电压的控制，如下式所示：其中，Vd（t）为相位比较器输出电压（低通滤波器输出）；R1、R2为外接电阻；VTP为P1的开启电压。从上式可知，压控振荡器的频率和相位比较器的输出电压有关，也间接表述了输入信号电压和振荡频率的关系。 相位比较器4046锁相环集成电路内部含有两个相位比较器，其中相位比较器1为异或门（模二和结构）比较器，为使锁相范围最大，通常要求两个输入信号 的占空比必须为50%的方波。而相位比较器2为边沿控制式比较器，它只由两个信号的上升沿作用，因此不要求波形占空比为50

10、%。第一，相位比较器1逻辑电路如图11-4内部所示。当第3引脚与第14引脚的两个输入信号的波形占空比为50%的方波时，可构成“符合门比较器”。两个输入信号相位差的变化带来了异或门输出占空比的变化，通过简单的积分电路，就可得到占空比不同的电压。当两个输入端无输入信号时，即只有VCO的振荡信号，相位比较器I输出电压，从而引起VCO在中心频率处振荡。当两个输入端有输入信号时，且的相位差 =0，45，90时，相应的输出波形及低通滤波器后的控制电压Vd，如图5所示。PD11 PD11 PD12 PD12 PD01 PD01 0 t 0 t (a) = (b)= PD11 VddPD12 Vdd/20 t

11、PD01 (c) =90 图5 相位比较器1的波形 平均输出电压（V） Vd Vdd Vdd/2 0 90 180图6 相位比较器1的鉴相特性图6是相位比较器1的鉴相特性曲线，从中可见，鉴相特性为直线。的脉宽和Vd分别为0，T/8、T/4和0，1/4Vdd、1/2Vdd。相位比较器1有较大的捕捉范围，大多用于调频波的解调电路，可用下列公式表示： 图7是相位比较器I锁定在中心振荡频率时的波形。图7 相位比较器1锁定在f0时的波形图8 相位比较器2逻辑图第二，相位比较器2相位比较器2是由输入信号上升沿控制的数字存储网络，其逻辑图8所示，由图中可见，它是由门电路、RS触发器和三态P、N沟道管输出极构

12、成。由于该相位比较器不要求两输入信号的波形的占空比为50%，而是仅在上升沿起作用，故与占空比无关。若超前于，故上升沿先到，经门电路使P管导通，输出为高电平，为低电平，此时N管截止，直到上升沿来到时使或非门2输出为低电平，或非门3所有输入端均为低电平，而输出端均为高电平，从而使P管截止，呈高阻态，为高电平。同样，若落后于，则输出为低电平，也为低电平，如图9所示。下面按输入信号的不同情况作几点分析；当输入14脚频率高于3脚的频率时，输出极P沟道管继续导通。当输入14脚频率低于3脚的频率时，输出极N沟道管继续导通。当输入14脚频率等于输入3脚的频率时，要视这两者相位差的情况决定输出状态。输入信号相位

13、超前，P沟道导通；输入信号滞后，N沟道导通。当输入14脚频率等于输入3脚的频率，且相位一致时，输出极P沟道管和N沟道管都断开，且输出成高组态。相位脉冲输出端1表示以上两个信号的相位差。当它为高电平时，表示锁相环处于锁定状态。在VCO频率范围，输出极呈高阻状态，因而减小在低通滤波器上的功耗；如果无输入信号，则VCO被调整到最低频率上，输出也呈高阻状态，必须接入以维持振荡。PD11PD12PD02PD03VD（高阻状态）图9 相位比较器2的波形使用相位比较器2可以使输入信号与相位比较器输入信号严格同步。由于只是由两个信号上升沿作用，故不要求波形占空比为50%。用相位比较器2捕捉的范围与低通滤波器的

14、RC数值无关，其锁定范围可以等于捕捉范围，即如下所示：相位比较器1和相位比较器2具有公共输入端，他们的输出端分别为第2和第13脚，这样可便于选择使用。由于本实验系统电路中基本锁相环实验电路与锁相式数字频率合成器实验电路二者均组合在一起，因此相位比较器的比较信号来自程序分频电路，（占空比不是50%），所以本实验电路选用相位比较器2。该比较器不仅具有鉴相功能，而且也具有鉴频功能，当两个输入信号频差很大时，输出极场效应管或场效应管始终导通，从而将(PD02)端与或接通，使后级RC低通滤波器，快速放电或充电，导致很块接近，等到时，环路从鉴频工作状态自动转入鉴相工作状态，这种数字鉴相器把鉴频和鉴相密切结

15、合在一起，使用方便。 环路低通滤波器相位比较器2输出的相位误差电压是周期性脉冲波形，需要使用环路滤波器将它平滑后输出一个直流控制电压，去控制VCO的频率和相位，使之向减小误差的方向变化，从而消除频差与相差达到锁定状态。而高频噪声及其它交流谐波分量将受到滤波器的抑制。4.3、锁相式数字频率合成器工作原理 电路组成锁相式数字频率合成器的框图见10。N分频器电路信号输入电路 相位比较器2低通滤波器VCO 十位个位图10 锁相式数字频率合成器电路框图 电路的工作原理锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f0，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一

16、个运算器，以满足不同工作的需要。 N分频器是锁相式数字频率合成器主要单元电路之一。本电路采用反馈封锁的办法，实现了使用极少的器件控制着众多频率（即从1KHz99KHz共99个频率点、频率间隔为1KHz）的灵活转换功能。实验模块上的U800（CD4522）、U801（CD4522）为两级可预置分频器，全部采取可预置BCD码同步1/N计数器CD4522，每级的分频比由拨码开关SW801、SW802选择。U800、U801分别对应着分频比N的十位、个位分频器，U800、U801的输入端由SW801、SW802分别以BCD码形式置入分频比的十位数、个位数，BCD码与十进制数的对应关系如表1所示。 表1

17、 十进制数与8421BCD码对应关系 BCD码 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 十进制数 0 1 2 3 4 5 6 7 8 9 使用时按所需分频比N预置好SW801、SW802的输入数据。 当程序分频器的分频比N置成1，也就是把SW801断开，SW802置成“0001”状态，或者不接入两级程序分频器，即把压控振荡器VCO的输出端用导线直接连接到相位比较器2的比较信号输入端第三引脚PD12，这时，该电路就是一个基本锁相环电路。此时，设压控振荡器产生频率为的输出信号经程序分频器TN后，得到频率的比较信号，送至相位比较器2的第3引

18、脚端，这两个信号在相位比较器2中进行比较。当锁相环锁定后，可得到： 其中 代入得 移项得 由此可知，当固定不变时，改变两级程序分频器的分频比N，VCO的振荡频率（也就是频率合成器的输出频率）也得到相应的改变。例如：当设=1KHz的方波，把两级程序器的分频比N置成57即N=57则： 571KHz57KHz这样，只要输入一个固定信号频率，即可得到一系列所需要的的频率，其频率间隔等于，这里为1KHz。对选择不同的，则可以获得不同的的频率间隔。本实验中，外加信号从信号输入点“CLK-IN”输入。此外，锁相环模块中还包括一个用于产生不同频率方波的555电路。可通过调节标号为“频率调节”的电位器来改变其输

19、出频率。该电路输出的方波经过U804（74HC74）触发后，成为占空比为50%的方波。五、实验步骤1 将信号源模块、锁相环模块小心地固定在主机箱中，确保电源接触良好。2 插上电源线，打开主机箱右侧的交流开关，再分别按下两个模块中的开关POWER1、POWER2，对应的发光二极管LED001、LED002、D800发光，按一下信号源模块的复位键，两个模块均开始工作。（注意，此处只是验证通电是否成功，在实验中均是先连线，后打开电源做实验。不要带电连线）3 观察锁相环模块上的点“CLK-OUT”的波形，调节标号为“频率调节”的电位器，使该点输出波形的频率为100KHz。用连接线连接信号输入点“CLK

20、-OUT”和信号输入点“CLK-IN”。4 基本锁相环实验 将SW803设置为11000000，SW801、SW802分别设置为0000 0001状态，即将分频器的分频比设置为1。实验电路的锁相环即成为基本锁相环，其 在点“VCO-OUT”处测量。可以看到，这时经过环路的反馈控制，将偏离前项测出的的参考值而趋向于，直至也等于外接信号源的参考频率值100KHz（如果参考频率设定为10KHz，经环路调整后则也等于10KHz）。这就是同步状态，基本锁相环被外加信号源锁定在的频率上。 调信号源频率约为的中心频率。示波器分别测“CLK-IN”Ui和“VCO-OUT”Uo，并以Ui作为示波器的触发同步信号

21、，这时示波器可显示两个稳定的波形，即Ui和Uo是锁定的。调节标号为“频率调节”的电位器，在一定范围内缓慢改变信号源频率“CLK-IN”，可看到两个波形的频率同时变化，且都保持稳定清晰，这就是跟踪。 但当信号源频率远大于（高端）或远小于（低端）的中心频率时，Ui波形还保持稳定清晰，但Uo不能保持稳定清晰，这就是失锁。记下刚出现失锁时的Ui频率即高端频率fHH和低端频率fHL，则同步带fH= fHHfHL。环路失锁后，缓慢改变信号源频率， 从高端或低端向4046的中心频率靠近，当信号源频率分别为fH和fL时，环路又锁定。则环路捕捉带fP = fPHfPL。5 数字频率合成器实验 测量参考信号Ui的频率和波形：将信号源模块的SW101、SW102设置为00100000，00000000，则信号源模块的信号输出点“BS”输出频率为1KHz的信号，连接信号源模块的信号输出点“BS”和锁相环模块的信