数字电子技术基础习题及答案(2)

1、.数字电子技术试卷 (1)一填空（ 16）1十进制数 123 的二进制数是1111011；十六进制数是7B。2 100001100001 是 8421BCD 码，其十进制为861。3逻辑代数的三种基本运算是与，或和非。4三态门的工作状态是0，1，高阻。5描述 触发器逻辑功能 的方法有真值表，逻辑图，逻辑表达式，卡诺图，波形图。6施密特触发器的主要应用是波形的整形。7设 4 位 D/A 转换器的满度输出电压位30 伏，则输入数字量为1010 时的输出模拟电压为。8实现 A/D 转换的主要方法有，。三化简逻辑函数（ 14）1用公式法化简YA BBDDCED A ，化为最简与或表达式。解；YABD2

2、用 卡诺图 化简 Y( A,B, C,D)（3，5，6，7，10）（0，1，2，4，8），化为最简与或表达式。md四电路如图 1 所示，要求写出输出函数表达式，并说出其逻辑功能。（15 ）解； YABC ， C1AB( AB)C ，全加器， Y 为和， C1为进位。五触发器电路如图2 （a） ,（ b）所示，写出触发器的次态方程；对应给定波形画出 Q 端波形（设初态Q 0） (15)解；（ 1） Q n 1QAQ ，（ 2）、 Q n 1A六试用触发器和门电路设计一个同步的五进制计数器。（ 15）七用集成电路定时器555 所构成的自激多谐振荡器电路如图3 所示，试画出VO，VC 的工作波形，并

3、求出振荡频率。（15）.数字电子技术试卷 (2)二填空（ 16）1十进制数35.85 的二进制数是；十六进制数是。2逻辑代数中逻辑变量得取值为0、 1。3组合逻辑电路的输出状态只与当前输入有关而与电路原状态无关。4三态门的输出有0、 1、高阻，三种状态， 当多个三态门的输出端连在一根总线上使用时，应注意只能有 1 个三态门被选通。5触发器的基本性质有有两个稳态，在触发信号作用下状态可相互转变，有记忆功能6单稳态触发器的主要应用是延时。7设 6 位 D/A 转换器的满度输出电压位6.3 伏，则输入数字量为110111 ，输出模拟电压为。8一个 8K 字节的 EPROM 芯片，它的地址输入端的个数

4、是13。三化简逻辑函数（14）1用公式法化简YABC DABDBC DABCBDB C ，化为最简与或表达式。2用卡诺图化简Y( A, B,C, D)（2,3,7,8,11,14）（0,5,10,15），化为最简与或表md达式。.四设计一个8421 码的检码电路。要求当输入大于等于3、小于等于7 时电路输出为1，否则电路输出为0。要求列出真值表，写出逻辑函数式，画出逻辑图。（15）五触发器电路如图1 （a） ,（ b）所示，写出触发器的次态方程；对应给定波形画出 Q 端波形（设初态Q 0）。 (15)六分析图2 电路实现何种逻辑功能，其中X 是控制端，对X 0 和 X 1 分别分析，设初态为

5、Q 21, Q11 。（要求写出电路方程，列出状态转换表或图，说明其逻辑功能，并说明电路能否自启动） （ 15）七试用 8 选 1 数据选择器和74LS161 芯片设计序列信号发生器。芯片引脚图如图3 所示，序列信号为11001101 （左位为先） 。（ 15）.数字电子技术试卷 (3)三填空（ 16）1十进制数86 的二进制数是； 8421BCD 码是。2在 Y=AB+CD 的真值表中，Y 1 的状态有个。3 4 位二进制数码可以编成个代码，用这些代码表示0 9 十进制输的十个数码，必须去掉代码。4描述触发器逻辑功能的方法有。5若 Q 1， J=0， K=1 ，则 Q n 1。.6设 ROM

6、 地址为 A0 A7 ，输出为 Y0 Y3 ，则 ROM 的容量为。7一个 8 位二进制D/A 转换器的分辨率为0.025 ，则输入数字量为11010011 时，输出模拟电压为。8和是衡量 A/D、D/A 转换器性能优劣的主要指标。三化简逻辑函数（14）_1用公式法化简YAA BCDA BCBCB C ，化为最简与或表达式。2用卡诺图化简Y ( A, B, C, D)（0,4,6,8,13）（1,2,3,9,10,11），化为最简与或表md达式。四由双 4 选 1 数据选择器组成的电路如图1 所示， 写出 Y1 ,Y2 的表达式。 列出 Y1 ,Y2 的真值表。（ 15）五某室由3 台计算机工

7、作站，请用红、黄、绿3 种指示灯设计一个监视电路，要求：3 台计算机正常工作时，绿灯亮；只一台出故障时黄灯亮；有两台出故障时，红灯亮；若3 台计算机同时出故障时，则黄灯和红灯都亮。试用门电路设计。要求：列出真值表，写出逻辑函数式，画出逻辑电路图。 （ 15）六触发器电路及输入波形如图2 所示，要求：写出电路方程，画出Q1 , Q2 与 Y 的对应波形。 (设 Q1 ,Q2 的初态为11)（ 15）七试用中规模集成十六进制计数器74LS161 芯片设计一个十三进制计数器，要求必须包括 0000 和 1111 状态，利用C 端左进位输出。芯片引脚图如图3 所示。（ 15）.数字电子技术试卷 (4)

8、四填空（ 16）1十进制数3.5 的二进制数是； 8421BCD 码是。2在YA AB 的结果是。3 D 触发器的状态方程为，如果用 D 触发器来实现T 触发器的功能， 则 T、D 间的关系为。4一个 64 选 1 的数据选择器，它的选择控制端有个。5 6 位 D/A 转换器满度输出电压为10 伏，输入数字为001010 时对应的输出模拟电压为伏。6一片 64K8 存储容量的只读存储器ROM ，有条地址线，有条数据线。7 由 555 定时器构成的单稳态触发器，输出脉宽TW。8和是衡量 A/D、D/A 转换器性能优劣的主要指标。五回答问题（10）.1已知 XY=XZ，则 Y=Z ，正确吗？为什么

9、？2已知 X+Y=XY ，则 X=Y，正确吗？为什么？三化简逻辑函数（14）1用公式法化简YA B CACBC ，化为最简与或表达式。2用卡诺图化简Y( A, B, C, D )（0,1,8,10）（2,3,4,5,11）m，化为最简与或表达式。d四分析图1 所示电路，要求列出Y1 ,Y2 的逻辑表达式和真值表，并说出电路的逻辑功能指出输入变量和输出函数的含义。（ 15）五触发器电路如图2 （a） ,（ b）所示，写出触发器的次态方程；对应给定波形画出 Q 端波形（设初态Q 0） (15)六试用D 触发器及少量门器件设计，状态转换图为模为3 的同步计数器。要求有设计过程。 （ 15）七用集成电

10、路定时器555 所构成的自激多谐振荡器电路如图3 所示，试画出VO，VC 的工作波形，并求出振荡频率。（15）.数字电子技术试卷5一选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题 2 分，共 20 分）1 将十进制数（ 3.5） 10 转换成二进制数是（） 11.11 10.11 10.01 11.102. 三变量函数F A, B, CABC 的最小项表示中不含下列哪项() m2 m5 m3 m73.一片 64k8 存储容量的只读存储器（ROM），有() 64 条地址线和8 条数据线 64 条地址线和16 条数据线 16 条地址线和8 条数据线 16 条地址线

11、和16 条数据线4. 在 ADC 工作过程中，包括保持 a，采样 b ，编码 c，量化 d 四个过程，他们先后顺序应该是abcdbcdacbadbadc5.以下各种ADC 中，转换速度最慢的是()并联比较型逐次逼进型.双积分型以上各型速度相同6.一个时钟占空比为 1 ：4，则一个周期内高低电平持续时间之比为() 1：3 1：41 ：5 1：67.当三态门输出高阻状态时， 输出电阻为()无穷大 约100欧姆无穷小 约 10欧姆8.通常 DAC 中的输出端运算放大器作用是()倒相 放大积分 求和9.16 个触发器构成计数器， 该计数器可能的最大计数模值是() 16 3221616 210.一个 6

12、4 选 1 的数据选择器有（）个选择控制信号输入端。()6 1632 64二判断题（ 20 分）1 两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器（）2三态门输出为高阻时，其输出线上电压为高电平（）3 前进位加法器比串行进位加法器速度慢（）4译码器哪个输出信号有效取决于译码器的地址输入信号（）5五进制计数器的有效状态为五个（）6施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（）7当时序逻辑电路存在无效循环时该电路不能自启动（）8 RS 触发器、 JK 触发器均具有状态翻转功能（）9 D/A 的含义是模数转换（）10构成一个7 进制计数器需要3 个触

13、发器（）.三、简答题（每小题5 分，共 10 分）1用基本公式和定理证明下列等式：ABC BABCABCABC 。2 请写出 RS、 JK 触发器的状态转移方程，并解释为什么有的触发器有约束方程。四用卡诺图化简以下逻辑函数（每小题5 分，共 10 分）1 YABCABDACDC DABCAC D2 YC D ABABCA CD ，给定约束条件为AB CD0五一个组合电路具有 3 个输入端 A,B,C，一个输出端 Y，其输入和输出波形如图 1 所示，使用或非门设计电路。 （ 15 分）六 8 选 1 数据选择器CC4512 的逻辑功能如表4.1 所示。试写出图2 所示电路输出端Y 的最简与或形式

14、的表达式。（ 10 分）七如图3 所示电路的计数长度N 是多少？能自启动吗？画出状态转换图。（15 分）.数字电子技术试卷(06)一、数制转换（）、（）（）（）、（）（）（）、（127）（）（）、（）（）、（） 原码 （）反码=()补码二、选择填空题（）、以下的说法中，是正确的。a) 一个逻辑函数全部最小项之和恒等于b）一个逻辑函数全部最大项之和恒等于c）一个逻辑函数全部最大项之积恒等于.d）一个逻辑函数全部最大项之积恒等于）、若将一个异或门（输入端为、）当作反相器使用，则、端应连接。a ）或有一个接b ）或有一个接c）和并联使用d ）不能实现）、已知、是或非门构成的基本触发器的输入端，则约束

15、条件为。a ）b ）c）d ）、用级触发器可以记忆种不同的状态。a ）b ）c）d ）、由 3 级触发器构成的环形和扭环形计数器的计数模值依次为。a ）和b ）和c）和d ）和三、用卡诺图化简法将下列逻辑函数化为最简与或形式（）（ 1）、 YABCABDC DABCAC DACD（）、YACDABCDABCD，给定约束条件为：ABC DABCDABC DABCDABC DABCD0四、证明下列逻辑恒等式（方法不限）（）（）、 (ABC)CD(BC)(ABDBC)1（） A(CD)BCDACDABCDACD五、设计一位二进制全减器逻辑电路。（，：被减数，：减数，：借位输入，：差，另有：借位输出）

16、（）六、分析如下时序电路的逻辑功能。、和是三个主从结构的触发器，下降沿动作，输入端悬空时和逻辑状态等效。（）.七、如图所示，用 555 定时器接成的施密特触发器电路中，试求：（）（）当，而且没有外接控制电压时，、及 值。（）当，外接控制电压时，、及 各为多少。数字电子技术试卷(07)二、数制转换（ 12）1、（）（）（）2、（）（）（）3、（）（）（）4、（）（）.5、（）原码（）反码 =()补码二、选择填空题（12）1）、以下的说法中，是正确的。a) 一个逻辑函数全部最小项之和恒等于b）一个逻辑函数全部最大项之和恒等于c）一个逻辑函数全部最大项之积恒等于d）一个逻辑函数全部最大项之积恒等于2

17、）、已知、是与非门构成的基本触发器的输入端，则约束条件为。a ）b ）c）d ）3）、若触发器的原状态为， 欲在作用后仍保持为状态， 则激励函数的值应是。a ） =1 ，b ），c），d），4）、同步计数器是指的计数器。a ）由同类型的触发器构成。b ）各触发器时钟端连在一起，统一由系统时钟控制。c）可用前级的输出做后级触发器的时钟。d ）可用后级的输出做前级触发器的时钟。）、同步四位二进制计数器的借位方程是Q4 Q3 Q2 Q1 ，则可知的周期和正脉冲宽度为。a ）个周期和个周期。b ）个周期和个周期。c）个周期和个周期。d ）个周期和个周期。三、用卡诺图化简法将下列逻辑函数化为最简与或形式

18、（12）（1）、YABACBCCD（ 2）、 Y（，） = （m ，m ，m ，m ，m ），给定约束条件为： m m m m m 六、证明下列逻辑恒等式（方法不限）（ 12）（1）、 (AC)(BD)(BD)ABBC（ 2）、 ABC DABCDABCDABC DACACBDBD五、分析下图所示电路中当A、单独一个改变状态时是否存在竞争冒险现象？如果存在，那么都发生在其它变量为何种取值的情况下？（16）.ABCD.&Y&六、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图（20 ）。七、如图所示，用反相器组成的施密特触发器电路中，若， ， ， ，试求电

19、路的输入转换电平、 以及回差电压。（ 16）数字电子技术试卷(08)三、数制转换（） ：1、（）（） （）2、（）（）（）3、（ ）（）（）4、（）原码（）反码=()补码.5、（）原码（）反码 =()补码二、选择填空题（）、主从触发器是。a ）在上升沿触发b ）在下降沿触发c）在稳态触发d ）与无关)、触发器的特性方程是。a ） Q n 1TQ nT Q nb ） Qn 1T Q nc） Q n 1T Q nTQ nd) Q n 1TQ n）、用级触发器可以记忆种不同的状态。a ）b ）c）d ）、存在约束条件的触发器是。a ）基本触发器b ）D 锁存器c）触发器d ）触发器）、构成模值为的二

20、进制计数器，需要级触发器。a ）b ）c）d ）三、判断题：判断下列说法是否正确，正确的打“”，错误的打“”。 （）、个“”连续异或的结果是。（）、已知逻辑，则。（）、已知逻辑，则。（）、函数连续取次对偶，不变。（）、正“与非”门也就是负“或非”门。（）四、用卡诺图化简法将下列逻辑函数化为最简与或形式（）（）、 YABACBC（）、 YC D ( AB)ABCACD ，给定约束条件为：五、证明下列逻辑恒等式（方法不限）（）（1）、ABBABAB（）、 (ABC)CD(BC)(ABDBC)1（）、 ABC DABCDABCDABC DACACB DBD六、试画出用线线译码器和门电路产生如下多输出

21、逻辑函数的逻辑电路图。（：输入、；输出 Y7 Y0 ）（）.Y1ACY2ABCABCBCY3BCABC七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。 （）八、试叙述施密特触发器的工作特点及主要用途。（）数字电子技术试卷(09)四、数制转换 (10)：、（）（）（）、（）（）（）、（ 0）（）（）、（）原码（） 反码=()补码、（）原码（）反码=()补码.二、选择填空题（）、同步计数器是指的计数器。a ）由同类型的触发器构成。b ）各触发器时钟端连在一起，统一由系统时钟控制。c）可用前级的输出做后级触发器的时钟。d ）可用后级的输出做前级触发器的时

22、钟。）、已知 是同步十进制计数器的触发器输出，若以做进位，则其周期和正脉冲宽度是。a ）个周期和个周期。b ）个周期和个周期。c）个周期和个周期。d ）个周期和个周期。）、若四位同步二进制计数器当前的状态是，下一个输入时钟脉冲后，其内容变为。a ）b）c）d ）、若四位二进制加法计数器正常工作时，由状态开始计数，则经过个输入计数脉冲后，计数器的状态应是。a ）b）c）d ）、在下列功能表示方法中，不适合用于时序逻辑电路功能表示方法的是。a ）状态转换图b ）特性方程c）卡诺图d ）数理方程三、用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式（10）（ 1）、（ 2）、四、用卡诺图化

23、简法将下列逻辑函数化为最简与或形式（10）（1）、YABCABADCBD（ 2）、 Y（，）= （m ，m ，m ，m ），给定约束条件为：m mm m 五、证明下列逻辑恒等式（方法不限）（ 10）（1）、ABBABAB（2）、 (AC)(BD)(BD)ABBC六、试用四位并行加法器74LS283 设计一个加 / 减运算电路。当控制信号时它将两个输入的四位二进制数相加，而时它将两个输入的四位二进制数相减。允许附加必要的.门电路。（ 74LS283：输入变量 (A3A2A1A0)、 (B3B2B1B0)及， 输出变量 (S3 S2S1S0)及）(15)七、对某同步时序电路，已知状态表如下表所示，

24、若电路的初始状态 ， 输入信号波形如图所示，试画出、 的波形（设触发器响应于负跳变）(15)。XQ n 1Q n 1/ Z10Q1n Q0n0 11100 011011八、在图所示的权电阻网络D/A转换器中，若取 ，试求当输入数字量为d 3d 2d 1d 0=0101 时输出电压的大小(15)。数字电子技术试卷(10)五、数制转换（） ：、（） （）（）、（17 ）（）（）、（）（）.、（）原码（）反码=()补码、（）原码（）反码=()补码二、选择填空题（）1）、若将一个异或门（输入端为、）当做反相器使用，则、端应连接。a ）或有一个接b ）或有一个接c）和并联使用d ）不能实现2）、由级触发

25、器构成的二进制计数器，其模值。a ）b ）c）d ）3）、已知是同步十进制计数器的触发器输出，若以做进位，则其周期和正脉冲宽度是。a ）个周期和个周期。b ）个周期和个周期。c）个周期和个周期。d ）个周期和个周期。4）、在下列功能表示方法中，不适合用于时序逻辑电路功能表示方法的是。a ）状态转换图b ）特性方程c）卡诺图d ）数理方程5）、用反馈复位法来改变位二进制加法计数器的模值，可以实现模值范围的计数器。a ）b ）c）d ）三、用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式（）（）、（）、四、用卡诺图化简法将下列逻辑函数化为最简与或形式（）（）、 YABBCABABC（）

26、、 Y（，）= （m ，m ，m ，m ，m ，m ），给定约束条件为： m m m m 五、证明下列逻辑恒等式（方法不限）（）（1）、ABBABAB（） A(CD)BCDACDABCDACD六、分析下图所示电路中当A、单独一个改变状态时是否存在竞争冒险现象？.如果存在，那么都发生在其它变量为何种取值的情况下？（）A&B&Y&C&D&七、试分析下图所示时序电路，画出其状态表和状态图。设电路的初始状态为，画出在图示波形图作用下，和的波形图（） 。KCPJQZX=1CPX八、比较并联比较型 A/D 转换器、逐次渐近型 A/D 转换器和双积分型 A/D 转换器的优缺点，指出它们各适于哪些情况下采用（

27、） 。数字电子技术试卷(11)一、选择（ 20 分）1、一个四输入端与非门，使其输出为0的输入变量取值组合有种 。A.15B.7C.3D.1.2、对于 JK触发器，若J=K，则可完成触发器的逻辑功能。A. RSB. DC. TD. T3、为实现将 JK触发器转换为D 触发器，应使。A. J=D,K= DB. K=D,J= DC.J=K=DD.J=K=D4、多谐振荡器可产生。A.正弦波B.矩形脉冲C.三角波D.锯齿波5、石英晶体多谐振荡器的突出优点是。A.速度高B.电路简单C.振荡频率稳定D.输出波形边沿陡峭6、把一个五进制计数器与一个四进制计数器串联可得到进制计数器。A. 4B. 5C. 9D

28、.207、 N 个触发器可以构成最大计数长度（进制数）为C. N2的计数器。A. NB.2ND. 2N8、同步时序电路和异步时序电路比较，其差异在于后者。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关9、五个 D 触发器构成环形计数器，其计数长度为。A. 5B.10C. 25D.3210、一位 8421BCD 码计数器至少需要个触发器。A. 3B. 4C. 5D.10二、填空题（ 20 分）1、逻辑函数F= A +B+ C D 的反函数 F =。2、逻辑函数F=A （ B+C ）1的对偶函数是。3、已知函数的对偶式为AB + CDBC ，则它的原函数为。4、时

29、序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。5、如下图题2-5a 和图题 2-5b 所示的电路，写出对应的逻辑关系表达式.图题 2-5a图题 2-5bY1=，Y2=6、完成数制转换（ 11011.110 ）2= （）10= （） 16（29）10=（）2= （）16三、（ 12 分）用卡诺图法化简下列函数为最简与或式，并用与非门实现电路（ 1） F1（ A，B， C， D） = m（ 2， 3， 6， 7， 8 ，10， 12， 14）（ 2）F2（ A，B， C， D） = ABACBCABCABCD四、（ 15 分）试画出用 3 线 -8 线译码器 74LS138 和

30、必要的门电路产生如下多输出逻辑函数的逻辑图Y1ACY2ABCABCBC 74LS138Y3BCABC功能表如表题4， 74LS138 逻辑电路图如图题4表题 4SS 2S3A2A1A0Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 710111111111111111111000001111111.1000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110图题 4五、（ 13 分）施密特触发器CT1014 组成图题5a 所示电路， 图题 5b 为 CT1014 的电压传输特性曲线，试定性画出Va 和 Vo 处的波形。图题 5a图题 5b六、 20 分）分析图题6 所示电路的功能，画出电路的转换图和时序图。说明电路能否自启动。.图题 6.数字电子技术试卷(12)一、选择题（ 20 分）1.一个四输入端与非门，使其输出为 0的输入变量取值组合有种A. 15， B.7C. 3D. 12.