基于FPGA的VGA显示控制器的实现

1、基于 FPGA 的 VGA 显示控制器的实现孙艳,孙爱良 *,王紫婷(兰州交通大学电子与信息工程学院甘肃兰州,730070(*兰州交通大学实验室管理处甘肃兰州,730070摘要:VGA 作为一种标准的显示接口得到广泛的应用。 本论文依据 VGA 接口设计原理, 采用 VHDL 语言以及 Altera 公司的 Cyclone 系列 FPGA 进行 VGA 显示控制器的设计,最后给出了 QuartusII 的仿真结果。关键词 :VGA;FPGA;VHDL;QuartusIIAbstract: As a standard display interface ,VGA has been widely

2、used. According to the designing principle of VGA interface, Use VHDL and the FPGA of Company Alters series Cylone to design the VGA display controller . At last, the simulating result of Quartus II is given.Key words: VGA ; FPGA ; VHDL ; Quartus II中图分类号:TP332.3 文 献标识码:A 文章编号:1001-9227(200806-0106-0

3、20引言VGA(VideoGraphicArray接口是与显示器进行通 信的唯一接口。 通过 FPGA 器件控制 RGB 信号、 行同步信号、 场同步信号等信号, 并参照有关标准, 最后可以实现对 VGA 显示器的控制。 VGA 图像控制器是一个较大的数字系统, 传 统的图像显示方法是将图像数据传回电脑并通过显示器显示 出来, 在传输的过程中就需要CPU不断地对图像数据信号进 行控制, 这样就造成了CPU 资源的浪费, 同时系统还需要依 赖电脑,因而降低了系统的灵活性。利用 FPGA 芯片和 EDA 设计方法, 可以根据用户的需要, 设计出针对性强的 VGA显 示控制器,而且不需要依靠计算机,

4、既能够大大降低成本, 又可以满足生产实践中不断变化的需要, 同时产品的升级换 代也方便迅速。本设计采用了 Altera 公司的 EDA 软件 QuartusII,并 以 Cylone 系列 FPGA 器件为硬件平台进行系统设计。1VGA显示接口原理计算机显示器的显示有许多接口标准,常见的有 VGA、 SVGA 等。VGA 接口,也叫 D-Sub 接口,是 15针的梯形插头, 分成 3排,每排 5个,传输模拟信号。VGA 接口采用非对称 分布的 15针连接方式,其工作原理是:将显存内以数字格 式存储的图像(帧信号在 RAMDAC 里经过模拟调制成模拟 高频信号,然后再输出到显示设备成像。VGA

5、支持在 640×480的较高分辨率下同时显示16种色彩或256种灰度, 同时 在 320×240分辨率下可以同时显示 256种颜色。VGA显示器的显示是采用逐行扫描的方式解决。 扫描从 屏幕的左上方开始,从左到右,从上到下,逐行扫描,每扫完 一行, 电子束回到屏幕的左边下一行的起始位置,在这期间 对电子束进行行消隐,每行结束时,用行同步信号进行行同 步, 扫描完所有行,用场同步信号进行场同步,并使扫描回到 屏幕的左上方,同时进行场消隐,并预备进行下一次的扫描。2VGA显示控制器的设计实现系统硬件框图如图 1所示。 通常VGA显示器显示的图像 数据量较大,而 FPGA 内置

6、ROM 很难满足这么大的存储量, FPGA 需要外接 SDRAM 来存储这些数据。 VGA 显示器的输入的 是模拟信号,所以由 VGA 显示控制器产生的 RGB 信号在进入 VGA 接口之前要经过一个 D/A 转换器。图1系统硬件框图本设计采用 Altera 公司的 Cyclone 系列 FPGAEP1C6为 核心的硬件电路进行设计,EP1C6具有用户可自定义的功 能、低功耗以及低成本等优点。2.1时序信号产生模块图片要想在显示器上显示出来,它主要需要 5个信号, 行同步信号 H S (H o r i z o n t a l _S y n c 、场同步信号 V S 收稿日期:2008-07-1

7、7基于 FPGA 的 VGA 显示控制器的实现孙艳,等106自动化与仪器仪表2008年第 6期(总第 140期 107(Vertical_Sync和 RGB 三基色信号。VGA 时序控制模块是 整个显示控制器的关键部分,最终输出的行、 场同步信号必 须严格按照 VGA 时序标准产生相应的脉冲信号。图 2和图 3所示为 VGA 行扫描、场扫描的时序图。图2行扫描时序示意图图3场扫描时序示意图 对此 5个信号的时序驱动,VGA 显示器也要严格遵守 “VGA工业标准” , 即640×480×60Hz模式, 否则会损害VGA 显示器。行、场扫描时序要求如表 1和表 2所示。表 1

8、行扫描时序要求:(单位:像素,即输出一个像素 Pixel 的时间间隔行同步头行图像行周期 对应位置TfTa Tb Tc Td Te Tg 时间 (Pixels 8964086408800表 2 场扫描时序要求:(单位:行,即输出一行 L i n e 的 时 间 间 隔 场同步头场图像 场周期对应位置TfTa Tb Tc TdTeTg 时间 (Lines 222584808525VGA 工业标准要求的频率是:时钟频率:25.175MHz(像素输出的频率 行频:31469Hz场频:59.94Hz(每秒钟图像刷新的频率VGA 工业标准显示模式要求:行 /场同步都为负极性, 即同步头脉冲要求是负脉冲。

9、 2.2存储模块FPGA的外部存储器可以有多种选择, 如ROM、 SDRAM等。 采用何种存储器将最终决定读取控制模块的数据读取方式。 如 ROM 可用直接产生地址信号的方式对芯片进行访问,而 SDRAM 常常利用 DMA 控制方式配合 CPU 进行读写操作。本设 计采用 SDRAM 作为外部存储器。2.3显示模块显示模块是整个显示控制器的重要组成部分。各个模 块的输出数据都要经过该模块处理后送到显示器。 显示模块 在VGA显示控制器中起着至关重要的作用。 显示模块的输出 信号直接连到VGA接口, 它是控制器与显示器进行通信的桥 梁。显示区可以利用行、 场同步信号的计数器,在图像有效 区间内按

10、照图片的大小划定行和列的起始坐标和终止坐标。本设计使用和行、 场计数器相同频率的时钟信号作为图像地 址计数器的时钟,当扫描信号到达显示图片的区间时,图像地 址计数器开始计数,同时从外部 SDRAM 里的相应位置读出数 据送往显示器进行显示。3仿真结果在 QuartusII7.1中,将 VGA 时序信号产生模块进行 仿真,仿真波形如图 4所示。其中 HS 为行同步信号,VS 为 场同步信号,R、G、B 为三基色信号,CON 是 RGB 控制信号。图4时序信号仿真波形4结束语传统的VGA图像显示方法在图像传输的过程中需要CPU 不断地对所传输的图像数据信号进行控制, 造成了CPU资源 的浪费,而采用 FPGA 设计的 VGA 显示控制器,不需要依赖 计算机进行相应的控制, 因此节省了计算机的处理过程, 加 快了数据的处理速度,增强了系统的可靠性和设计的灵活 性。 同时, 可移植性好, 节约了硬件成本, 使系统升级方便, 扩展了应用范围。参考文献1王紫婷.EDA技术及其应用M.兰州 :兰州大学出版社, 2005潘松,黄继业,曾毓.SOPC 技术实用教程M.北京