电磁兼容基本原理及PCB的EMC设计

1、电磁兼容基本原理及 PCB 的 EMC 设计关键词： PCB EMC EMI摘要： 本文是对电磁兼容基本原理进行简单介绍， 根据我司多为嵌入式系统的情况， 重点对 EMC 设计进行简单的阐述与总结，供我司单板(硬件) 、PCB 开发的工程师参考。同时， 以后会根据实际问题详细讨论与更新。1 电磁兼容原理11 EMC 的定义电磁兼容 ( Electromagnetic Compatibility, 简称 EMC )，是研究在有限的空间、 时间和频 谱资源的功能条件下，各种电气设备共同工作，并不发生降级的科学。另外一种解释， EMC 是一种技术，这种技术的目的在于，使电气装置或系统在共同的电磁 环

2、境条件小，既不受电磁环境的影响，也不会给环境以这种影响。 换句话说，就是它不会因 为周边的电磁环境而导致性能降低、 功能丧失和损坏， 也不会在周边环境中产生过量的电磁 能量，以致影响周边设备的正常工作。 (这是 EMC 的终极目标) 以下是电磁兼容有关的常见术语：EMC ：( Electromagnetic compatibility )电磁兼容性EMI ：( Electromagnetic interference )电磁干扰EMS ：( Electromagnetic susceptibility )电磁敏感度RE ：( Radiated emission )辐射骚扰CE ：( Condu

3、cted emission )传导骚扰CS ：( Conducted susceptibility )传导骚扰抗扰度RS ：( Radiated susceptibility )射频电磁场辐射抗扰度ESD ：( Electrostatic discharge )静电放电EFT/B ：( Electrical fast transient burst )电快速瞬变脉冲群Surge ：浪涌1 2 电磁兼容研究的目的和意义 电磁兼容研究的目的：1) 确保系统内部的电路正常工作，互不干扰，以达到预期的功能；2) 降低电子系统对外的电磁能量辐射，使系统产生的电磁干扰强度低于特定的限定值；3) 减少外界电

4、磁能量对电子系统的影响。提高系统自身的抗扰能力； 对于我司来讲电磁兼容研究目的就是达到我司产品通过有关结构的3C 、CE 认证，通过 EMC测试，获得市场准入，同时提高产品的可靠性，减少不良率。案例 1 ，联通 CDMA 与中移动 GSM 在两种制式手机 “绿色、环保、低辐射 ”之争案例 2 ，XX 公司视听接入产品 XXX 通过有关 CE 认证后，在有关媒体上进行大量宣传，作 为其技术先进的标志。13 EMC 的主要研究内容EMC 是研究在给定的时间、空间、频谱资源的条件下：1)同一设备内部各电路模块的相容性，互不干扰、能正常工作；2)不同设备之间的兼容性；总体讲， EMC 分为 EMI 、

5、 EMS 两部分：EMI ：电磁干扰，即处在一定环境中设备或系统，在正常运行时，不应产生超过相应标准 所要求的电磁能量；EMS ：电磁敏感度，即处在一定环境中设备或系统，在正常运行时，设备或系统能承受 相应标准规定范围内的电磁能量干扰，或者说设备或系统对于一定范围内的电磁能量不敏感，能按照设计的性能保持正常的运行、工作； （防静电要求为此类）2 4 EMC 三要素及对策 241 EMC 三要素1、干扰源2、耦合途径3、耦合装置 三者为顺序关系 在单板范围内，我们可以找到如下几个与辐射有关的项： 干扰源：时钟电路（包括晶振、时钟驱动电路） ；开关电源； 高速总线（通常为低位地址总线如： A0 、

6、A1、A2 ）； 高电平信号、大电流信号、 dv/dt 、di/dt 高信号；（此部分容易忽略，属于反馈一类，根据我司特点，要求单板工程师要对元器件的 DATASHEET 文件熟悉，对各端口的定义与功能有很清晰的掌握）继电器；部分塑封器件；内部互连电缆；耦合途径：传播 RF 能量的各种媒质，例如自由空间、互连电缆（共模耦合） 。（ RF 能量是叠加在直流传输电平上的交流正弦波成分，直流成分是需要的有用信号 ,而射频 RF 能量却是无用的电磁干扰沿着线路传输和辐射， 这些不需要的信号能量， 使用片式磁 珠扮演高频电阻的角色（衰减器） ，该器件允许直流信号通过，而滤除交流信号。通常高频 信号为 3

7、0Mhz 以上，然而，低频信号也会受到片式磁珠的影响。此方面资料详见本文后面文献电感和磁珠 ，此文为主要针对单板工程师， PCB 工程 师可简单了解。 ）按传播的方式，电磁干扰分成两种类型。1、传导型干扰 传导型干扰是系统产生并返回到支流输入线或信号线的噪声，这个噪声的频率范围为 10KHZ-30MHZ ，它既有共模方式，又有差模方式。 LC 网络常常是抑制传导干扰的主要方 式。2、辐射型干扰 辐射型干扰以电磁波的方式直接发射，线路中一个普通的例子是电源线扮演发射天线的作 用，频率覆盖范围 30MHZ-1GHZ ，这个范围的 EMI 可通过金属屏蔽的方式抑制。 敏感装置： PCB 上的各种敏感

8、器件，它们易于接收来自 I/O 线缆的辐射干扰并把这些有害 能量传输到其他敏感电路或器件上。单板中敏感器件或信号主要有： 锁项环收发模块模拟信号复位信号小弱信号总结：对于 EMC 来讲，这三个要素缺一不可。如果任一要素不存在， EMI 也就不存在了。 那么工程师所要做的事情就是找到最容易解决的那一项。1 4 2 EMC 对策任何 EMC 问题的处理都是围绕三要素进行的1降低干扰源2切断或削弱传播途径 3提高设备的抗干扰能力 降低干扰源通常来讲， 合理的 PCB 设计是消除多数 RF 干扰的最经济有效的途径。 （其它方式为什么？ 多为增加磁珠和电感，尤其是钽电容，比较贵。或加层（增加 22 元）

9、有源器件是所有辐 射的源头。 PCB 设计所要做的是将电磁能量限制在需要它们的地方。我们可以利用时钟扩频率技术或适当的减缓信号的上升沿来降低时钟信号的干扰强度， 也可 以在器件选型方面以及天线效应方面（如严格控制线头长度、控制信号回路面积）来控制 EMI 的强度。（扩频技术一般在通信上应用较广， 但随着逻辑门的速度的快速增长以及空间的需求， 现在 广泛应用与开关电源或 DC-DC 、RF 能量比较大的地方，实践证明，衰减非常理想。 ） （最有效的减缓方式是什么？）通过必要的布局、布线以及采取屏蔽、接地措施来提高设备的抗扰能力； 切断或削弱传播途径在三要素的对策中切断干扰的传播途径是最重要的一环

10、。在单板上可采取以下措施来 切断耦合途径或者减少耦合：1对应传导耦合：加滤波电容、滤波器、共模线圈、隔离变压器等； 2对应辐射耦合：相邻层垂直走线、加屏蔽地线、磁性器件合理布局、3W 规则、正确层分布、辐射能力强或敏感信号内布层、使用 I/O 双绞线、辐射信号强的信号远离拉手条、板 边缝隙等。从产品 EMC 设计的对策、 手段来讲， 通常采用的不外乎接地、 屏蔽、 滤波三种。 关于接地、 屏蔽、滤波的介绍一般可以和结构人员共同分析和参见有关资料，本文主要针对 PCB 的 EMC 设计给予介绍。2PCB 的 EMC 设计31 PCB 的 EMC 设计在 EMC 设计中的定位3. 1 . 1开展P

11、CB的EMC设计的意义1 信号质量的要求在产品的 EMC 设计中，除了通过有关测试、获取 CE 认证外，还必须结合信号完整性分 析，保证信号质量。如果产品顺利通过 EMC 测试却不能实现正常功能，那也是徒劳的。在 这方面，板级 EMC 设计是其它方式等无法取代的。2 系统设计，对策多样化目前业界一流公司在 EMC 的处理上均采用注重源头控制的 EMC 系统设计，从产品的概 念、设计阶段给予关注，可在原理、 PCB 、结构、线缆、屏蔽、滤波、软件等各个方面采 取对策，而一旦产品推向时常，可采取的对策也只有在软、硬件上打补丁了，对策的效果、 可行性将面临严峻的考验。对于一个产品来讲，从设计之初就采

12、取一些抑制措施比成品之后再反复修改要经济的多。 在电子产品的研制中，为获得良好的 EMC 性价比，进行 EMC 设计是相当重要的；电子产 品的 EMC 性能是设计赋予的。测试仅仅是将电子设备固有的 EMC 性能用某种定量的方法 表征出来。3 缩短开发周期记得 IBM 专家层针对某公司的产品开发现状说过：没有时间一次把产品做好，却有时间 对产品一做再做。重视源头控制，可能会拖延一点开发进度，但比起产品定型后，再针对 EMC 特性进行攻关要有效的多，而且产品定型后，再作 EMC 处理，由于受到诸多限制，可采用的对策极为有限。4降低批量成本在单板、 PCB 设计阶段进行 EMC 控制，有可能会增加人

13、力开发成本，但从批量生产等 总成本考虑，关注源头控制，可极大的降低批量成本，请看以下案例：某公司产品EMC攻关中遇到以下问题， 在现有的四层板中，EMC指标（RE）超标，EMC 攻关组有以下三条路可走（经以下任何一对策后，EMC 指标均能通过） ：对策种类更改内容每块单板增加成本总体增加成本对信号质量影响1加层（ 4 6 ）改板，加层，增加电源、平面20 元 4000 万 有改善2加磁珠改板，每块单板增加 16 个磁珠 8 元（估算 0.5 元 /个）没有计算改板成本1600万过设计， EMI 改善，但信号一定恶化 3控制源头改板，查找源头，增加4个滤波电容，处理几个回路问题02 元左右没有计

14、算改板成本 小于 40 万 有改善（注：以上为假设公司所有使用本单板的产品均需 CE 认证的数据，由于现阶段国内尚 未强制要求，可能感到增加成本有些不必要，但国内强制实施 EMC 认证应该为时不远了。 ）我们也应看到，在 EMC 系统设计的环节里，单独做好板级 EMC 的开发，并不能解决 所有 EMC 问题， 更不能有只需解决板级 EMC 问题， 而无须再做屏蔽罩、 屏蔽线缆的想法， 我们强调的是 EMC 系统设计观念， 而 PCB 的 EMC 设计是这个系统设计链条上最关键的一 环，在单板方面进行 EMC 设计考虑是一个综合的考虑， 是我们硬件、 PCB 工程师抬头脑中 必须掌握的概念。现在

15、一些电子企业的一个瓶颈是从事 EMC 开发、硬件开发的人员对 PCB 的设计了解 甚少，在单板的 LAYOUT 中，如果没有通过相关认证，就经常采用加层、加容性、抗性器 件等做法， “宁可错杀一千，也不放过一个 ”，存在着明显的过设计倾向，以致于增加了不小 的成本， 也增加了 PCB 的 LAYOUT 难度， 甚至有些还是无法实施的， 这种情况在一些尖端 领域还尚可，但对于我司的消费类电子定位，明显不可以。我们知道， PCB 的设计需要综合质量、成本、加工工艺、 EMC 、安规、热等诸多因素， 缺乏对以上的综合考虑， 都不是一个成功的产品。 这就需要我们的工程师对以上因素做到全 局把握，根据实

16、际情况，采取不同的对策。以上为总体上针对我司的特点对电磁兼容的基本原理进行了简单的阐述，希望各位工程 师提出不同见解并加以指正。同时根据我司产品提出问题，共同努力解决。后续为单板的 PCB 的 EMC 设计的详细介绍。PCB 的 EMC 设计板级 EMC 的成因PCB 的的 EMC 形成机理 1地平面是不平整的。实际中的地平面上各点的是存在电位差的，而且总是起伏不定的， 类似于海面上的波浪。这构成了 PCB 的 EMC 形成的必要条件，随着频率、速率的提高， 传输线效应越来越需要引起关注，引线电感以及信号回流过程中大大小小的环路就构成了PCB 的 EMC 形成 什么是信号完整性（ Singna

17、l Integrity ）？信号完整性( Singnal Integrity )是指一个信号在电路中产生正确的相应的能力。信号具有 良好的信号完整性( Singnal Integrity )是指当在需要的时候，具有所必须达到的电压电平 数值。主要的信号完整性问题包括反射、振荡、地弹、串扰等。 常见信号完整性问题及解 决方法： 问题 可能原因 解决方法 其他解决方法过大的上冲 终端阻抗不匹配 终端端接 使用上升时间缓慢的驱动源 直流电压电平不好 线上负载过大 以交流负载替换直流负载 在接收端端接，重新布线或检 查地平面过大的串扰 线间耦合过大 使用上升时间缓慢的发送驱动器 使用能提供更大驱动电流

18、的驱 动源 时延太大 传输线距离太长 替换或重新布线 , 检查串行端接头 使用阻抗匹配的驱动源 , 变 更布线策略振荡 阻抗不匹配 在发送端串接阻尼电阻么是信号完整性(Singnal Integrity )？信号完整性( Singnal Integrity )是指一个信号在电路中产生正确的相应的能力。信号具有 良好的信号完整性( Singnal Integrity )是指当在需要的时候，具有所必须达到的电压电平 数值。主要的信号完整性问题包括反射、振荡、地弹、串扰等。 常见信号完整性问题及解 决方法：六、关于滤波滤波技术是抑制干扰的一种有效措施， 尤其是在对付开关电源 EMI 信号的传导干扰和

19、某 些辐射干扰方面，具有明显的效果。任何电源线上传导干扰信号，均可用差模和共模干扰信号来表示。 差模干扰在两导线之间传输，属于对称性干扰；共模干扰在导线与地(机壳 )之间传输，属于非对称性干扰。在一般情况下，差模干扰幅度小、频率低、所造成的干扰较小，共模干 扰幅度大、 频率高， 还可以通过导线产生辐射， 所造成的干扰较大。 因此，欲削弱传导干扰， 把 EMI 信号控制在有关 EMC 标准规定的极限电平以下。 除抑制干扰源以外，最有效的方 法就是在开关源输入和输出电路中加装EMI滤波器。一般设备的工作频率约为1050 kHz。EMC 很多标准规定的传导干扰电平的极限值都是从 10 kHz 算起。

20、对开关电源产生的高频 段 EMI 信号，只要选择相应的去耦电路或网络结构较为简单的EMI 滤波器，就不难满足符合 EMC 标准的滤波效果。1 .1 瞬态干扰 是指交流电网上出现的浪涌电压、振铃电压、火花放电等瞬间干扰信号，其特点是作用 时间极短， 但电压幅度高、瞬态能量大。 瞬态干扰会造成单片开关电源输出电压的波动；当 瞬态电压叠加在整流滤波后的直流输入电压VI上,使VI超过内部功率开关管的漏-源击穿电压V (BR) DS时，还会损坏TOPSwitch芯片，因此必须采用抑制措施。通常，静电放电( ESD )和电快速瞬变脉冲群( EFT )对数字电路的危害甚于其对模拟电路的 影响。静电放电在 5

21、 200MHz 的频率范围内产生强烈的射频辐射。此辐射能量的峰值经 常出现在 35MHz 45MHz 之间发生自激振荡。许多 I/O 电缆的谐振频率也通常在这个频 率范围内，结果，电缆中便串入了大量的静电放电辐射能量。当电缆暴露在4 8kV 静电放电环境中时， I/O 电缆终端负载上可以测量到的感应电压可达到 600V 。这个电压远远超 出了典型数字的门限电压值 0.4V 。典型的感应脉冲持续时间大约为 400 纳秒。将 I/O 电缆 屏蔽起来，且将其两端接地，使内部信号引线全部处于屏蔽层内，可以将干扰减小60 70dB ，负载上的感应电压只有 0.3V 或更低。电快速瞬变脉冲群也产生相当强的

22、辐射发射， 从而耦合到电缆和机壳线路。 电源线滤波器可以对电源进行保护。 线 地之间的共模电容 是抑制这种瞬态干扰的有效器件， 它使干扰旁路到机壳， 而远离内部电路。 当这个电容的容 量受到泄漏电流的限制而不能太大时， 共模扼流圈必须提供更大的保护作用。 这通常要求使 用专门的带中心抽头的共模扼流圈， 中心抽头通过一只电容 (容量由泄漏电流决定) 连接到 机壳。共模扼流圈通常绕在高导磁率铁氧体芯上，其典型电感值为1520mH。1 瞬态干扰 是指交流电网上出现的浪涌电压、振铃电压、火花放电等瞬间干扰信号，其特点是作用 时间极短， 但电压幅度高、瞬态能量大。 瞬态干扰会造成单片开关电源输出电压的波

23、动；当 瞬态电压叠加在整流滤波后的直流输入电压VI上,使VI超过内部功率开关管的漏-源击穿电压V (BR) DS时，还会损坏TOPSwitch芯片，因此必须采用抑制措施。通常，静电放电(ESD )和电快速瞬变脉冲群(EFT)对数字电路的危害甚于其对模拟电路的 影响。静电放电在 5 200MHz 的频率范围内产生强烈的射频辐射。此辐射能量的峰值经 常出现在 35MHz 45MHz 之间发生自激振荡。许多 I/O 电缆的谐振频率也通常在这个频 率范围内，结果，电缆中便串入了大量的静电放电辐射能量。当电缆暴露在4 8kV 静电放电环境中时， I/O 电缆终端负载上可以测量到的感应电压可达到 600V

24、 。这个电压远远超 出了典型数字的门限电压值 0.4V。典型的感应脉冲持续时间大约为400纳秒。将I/O电缆屏蔽起来，且将其两端接地，使内部信号引线全部处于屏蔽层内，可以将干扰减小60 70dB ，负载上的感应电压只有 0.3V 或更低。电快速瞬变脉冲群也产生相当强的辐射发射， 从而耦合到电缆和机壳线路。 电源线滤波器可以对电源进行保护。 线 地之间的共模电容 是抑制这种瞬态干扰的有效器件， 它使干扰旁路到机壳， 而远离内部电路。 当这个电容的容 量受到泄漏电流的限制而不能太大时， 共模扼流圈必须提供更大的保护作用。 这通常要求使 用专门的带中心抽头的共模扼流圈， 中心抽头通过一只电容 (容量

25、由泄漏电流决定) 连接到 机壳。共模扼流圈通常绕在高导磁率铁氧体芯上，其典型电感值为15 20mH 。合理布置电源滤波 /退耦电容：一般在原理图中仅画出若干电源滤波/退耦电容，但未指出它们各自应接于何处。 其实这些电容是为开关器件 (门电路 )或其它需要滤波 /退耦的部件而设置 的，布置这些电容就应尽量靠近这些元部件，离得太远就没有作用了。(当电源滤波 /退耦电容布置的合理时，接地点的问题就显得不那么明显。 )退藕电容配置PCB 设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。退藕电容的一般配置原则是：(1) 电源输入端跨接 10100uf 的电解电容器。如有可能，接 100uF

26、 以上的更好。(2) 原则上每个集成电路芯片都应布置一个0.01pF 的瓷片电容， 如遇印制板空隙不够， 可每48 个芯片布置一个 110pF 的钽电容。(3) 对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM 存储器件，应在芯片的电源线和地线之间直接接入退藕电容。(4) 电容引线不能太长，尤其是高频旁路电容不能有引线。(5) 在印制板中有接触器、继电器、按钮等元件时操作它们时均会产生较大火花放电，必 须采用 RC 电路来吸收放电电流。一般 R 取 12K， C 取 2.247UF 。(6) CMOS 的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。 金属氧化物压敏电

27、阻由于价廉，压敏电阻是目前广泛应用的瞬变干扰吸收器件。描述压敏电阻性能的主要参 数是压敏电阻的标称电压和通流容量即浪涌电流吸收能力。 前者是使用者经常易弄混淆的一 个参数。压敏电阻标称电压是指在恒流条件下 （外径为 7mm 以下的压敏电阻取 0.1mA ；7mm 以上的取 1mA ）出现在压敏电阻两端的电压降。由于压敏电阻有较大的动态电阻，在规定 形状的冲击电流下（通常是8/20 ys的标准冲击电流）出现在压敏电阻两端的电压（亦称是最大限制电压）大约是压敏电阻标称电压的1.82倍（此值也称残压比）。这就要求使用者在选择压敏电阻时事先有所估计， 对确有可能遇到较大冲击电流的场合， 应选择使用外形

28、 尺寸较大的器件 （压敏电阻的电流吸收能力正比于器件的通流面积， 耐受电压正比于器件厚 度，而吸收能量正比于器件体积） 。 使用压敏电阻要注意它的固有电容。 根据外形尺寸和标 称电压的不同， 电容量在数千至数百 pF 之间，这意味着压敏电阻不适宜在高频场合下使用， 比较适合于在工频场合，如作为晶闸管和电源进线处作保护用。特别要注意的是，压敏电阻对瞬变干扰吸收时的高速性能（达ns）级，故安装压敏电阻必须注意其引线的感抗作用，过长的引线会引入由于引线电感产生的感应电压（在示波器上，感应电压呈尖刺状）。引线越长，感应电压也越大。为取得满意的干扰抑制效果，应尽量缩短其引线。关于压敏电阻的电压选择， 要

29、考虑被保护线路可能有的电压波动 （一般取 1.21.4 倍）。如果是交流电路， 还要注意电压有效值与峰值之间的关系。 所以对 220V 线路， 所选压敏电阻的标称电压应当 是220X 1.4 X 1.4疋430V此外，就压敏电阻的电流吸收能力来说，1kA （对8/20 的电流波）用在晶闸管保护上， 3kA 用在电器设备的浪涌吸收上； 5kA 用在雷击及电子设备的过压 吸收上；10kA用在雷击保护上。压敏电阻的电压档次较多， 适合作设备的一次或二次保护。硅瞬变电压吸收二极管（ TVS 管）硅瞬变电压吸收二极管具有极快的响应时间 （亚纳秒级） 和相当高的浪涌吸收能力， 及极多 的电压档次。 可用于保护设备或电路免受静电、 电感性负载切换时产生的瞬变电压， 以及感 应雷所产生的过电压。 TVS 管有单方向（单个二极管）和双方向（两个背对背连接的二极 管）两种，它们的主要参数是击穿电压、漏电流和电容。使用中 TVS 管的击穿电压要比被保护电路工作电压高 10左右，以防止因线路工作电压接近TVS 击穿电压，使 TVS 漏电流影