CHUP实验板介绍与元件烧录ppt课件

1、儒林圖書公司 SIM896aVHDL數位電路設計實務教本 第三版UP1/UP1X實驗板簡介 UP1/UP1X實驗板簡介 UP1實驗板的Jumper設定實驗板上設有四組JUMPERS（TDI、TDO、DEVICE、BOARD）提供使用者設定JTAG的型態，其設定型態如下：燒錄EPM7128S元件燒錄EPF10K20元件燒錄EPM7128S 和EPF10K20兩元件連接數個UP1實驗板 下載至EPM7128S元件與FLEX 10K元件兩種不同的Jumper 設定方式 C1、C2、C3連結頭的位置EPF10K20RC240-4元件及周邊連線元件 FLEX_DIGIT：兩個共陽極接法的七段顯示器，當連

2、接至七段顯示器上LED之訊號為LOGIC 0（低準位）時，七段顯示器上的LED會被驅動而發亮，反之LED會熄滅。EPF10K20RC240-4元件及周邊連線元件FLEX_PB1和FLEX_PB2：壓按開關，提供Active_Low訊號，未按下時為LOGIC 1（高準位），按下後送出LOGIC 0（低準位）訊號。 EPF10K20RC240-4元件及周邊連線元件FLEX_SWITCH：一組8個DIP的指撥開關，當開關被撥下時代表LOGIC 0（低準位），反之為LOGIC 1（高準位）。 EPF10K20RC240-4元件及周邊連線元件PS/2 埠：可允許FLEX10K元件藉此介面接收PS/2 M

3、ouse或PS/2 Keyboard的資料。EPF10K20RC240-4元件及周邊連線元件SignalPin NumberRed1Green2Blue3Ground11Horizontal Sync.13Vertical Sync.14 1 2 3 4 5 6 7 8 9 10 11 14 13 12 15 VGA介面：VGA介面提供使用者利用FLEX10K來控制外界的視訊螢幕，FLEX10K透過五個訊號來傳遞有關螢幕上色彩以及行、列位置的資訊。五個控制VGA的訊號分別為Red（紅）、Green（綠）、Blue（籃）和垂直、水平同步訊號，正確操作這幾個訊號即可讓我們設計的圖像成功的顯示在實驗

4、板的外接VGA螢幕畫面上。 CLOCK：振盪頻率為25.175MHz的時脈連接至FLEX10K元件的第91 PIN腳位。 EPF10K20RC240-4元件及周邊連線元件EPF7128SLC84-7元件的I/O腳位及周邊元件 P1、P2、P3和P4：MAX_PB1和MAX_PB2：兩個壓按開關，但使用者在利用時需自行利用跳線的方式將EPF7128SLC84-7元件的接點（P1、P2、P3、P4四組母接頭）連接至壓按開關旁的母接頭上（P9和P10）。EPF7128SLC84-7元件的I/O腳位及周邊元件 MAX_SW1和MAX_SW2：兩組8個DIP的指撥開關，當開關撥下時代表LOGIC 0（低

5、準位），反之則為LOGIC 1（高準位）。使用者在使用時同樣必須利用跳線的方式將EPF7128SLC84-7元件的接點（P1、P2、P3、P4四組母接頭）連接到開關的母接頭上。 EPF7128SLC84-7元件的I/O腳位及周邊元件 EPF7128SLC84-7元件的I/O腳位及周邊元件D1、D2、.、D16： MAX_DIGIT：兩個共陽極接法的七段顯示器 元件燒錄 Altera FLEX EPF10K20RC240-4元件的燒錄 連接JTAG PORT至電腦印表機並列埠，並接上9V的直流電源 將UP1實驗板之Jumper設定調整 至正確位置Altera FLEX EPF10K20RC240

6、-4元件的燒錄 Example:壓按開關的測試VCCVCCFLEX_PB1FLEX_PB2LED以一個AND gate功能的電路來測試UP1實驗板上FLEX_PB1和FLEX_PB2壓按開關的功能，輸出則顯示在FLEX_DIGIT元件之十位數位置的七段顯示器小數點上。 Altera FLEX EPF10K20RC240-4元件的燒錄 Example:壓按開關的測試(續)library ieee;use ieee.std_logic_1164.all; entity andgate isport( FLEX_PB1,FLEX_PB2: in std_logic; Digit1dp: out st

7、d_logic );end andgate; architecture a of andgate is begin Digit1dp=FLEX_PB1 and FLEX_PB2;end a; 輸入FLEX EPF10K20RC240-4腳位輸出FLEX EPF10K20RC240-4腳位FLEX_PB128Digit1dp14FLEX_PB229 EPF7128SLC84-7元件燒錄Example:除頻電路設計Example:將25.1750MHz進行除頻以得到輸出值為1Hz的振盪頻率 將UP1實驗板之Jumper設定調整 至正確位置library ieee;use ieee.std_logi

8、c_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all; entity slowCLK is generic(divisor:integer:=25175000); -設定除數為25175000 port( clockIN : in std_logic; clockOUT: out std_logic ); end slowCLK; architecture arch of slowCLK is signal PULSE : std_logic;begin process(clockIN) variable

9、 counter,divisor2 : integer range 0 to divisor; begin divisor2:=divisor/2; - up counter - if (clockIN event and clockIN =1) then if counter = divisor then counter := 1; else counter := counter + 1; end if; end if;- clk_out register clk generator - if (clockIN event and clockIN =1) then if ( counter=

10、 divisor2) or (counter = divisor)then PULSE = not PULSE ; end if; end if; clockOUT = PULSE ; end process;end arch; EPF7128SLC84-7元件燒錄Example:除頻電路設計(續)EPM7128SLC84-7接腳配置輸入EPM7128SLC84-7腳位輸出EPM7128SLC84-7腳位clockIN83clockOUT31 14-2-3 UP1X頻率產生器與彈跳消除電路的設計 14-2-3 UP1X頻率產生器與彈跳消除電路的設計 QCLKDKey_inD0D1CLKQCLKDQSRKey_out14-2-3 UP1X頻率產生器與彈跳消除電路的設計 14-3多工掃描原理與其應用設計 14-3-1 8X8點矩陣LED顯示原理與實習 8x8點矩陣顯示器結構圖 (a)共陽極架