数字电子技术题库

1、一、选择题1 .求逻辑函数YABBAb的最简与或式()(A)ABAB(B)AB(C)ABB(D)12 .函数F(A,B,C尸AB+BC+AC最小项表达式为()。A.F(A,B,C)=£m(0,2,4)B.(A,B,C)£m(3,5,6,7)C.F(A,B,C)立m(0,2,3,4)D.F(A,B,C)=m(2,4,6,7)3 .求逻辑函数YABCABCABCABC的最简与或式A.YABCABCB.YABCC.Y1BCD.14 .求逻辑函数YABCABCABCABC的最简与或式A.YABBB.Y1C.YABD.YABCABAC5 .求逻辑函数Y(A,B,C,D)(mo,m1,

2、m2,m3,m4,m6,m8,m9,mio,mi1,m14)最简与或式()(A)BCDAD(B)BcdAcd(C)BCDAD(D)BCDAD6 .函数YABCaB的最简与或式()(A)ABABACBC(B)ABABACBC(C)0(D)17 .逻辑函数YABC(ABABBC),最少需要几个与非门可以实现此逻辑()(A)2(B)3(C)4(D)58 .逻辑函数YCD(AB)ABCACD约束条件ABCD0的最简与或式()(A)BADAC(B)BAdAC(C)BADAC(D)BADAC9 .逻辑函数Y(A,B,C)ABCACBe的标准与或式为()(A)m(1,3,5,7)(B)m(0,3,5,7)(

3、C)m(1,2,5,7)(D)m(1,3,5,6)10 .图中门电路为74系歹TTL门。要求当Vi=Vih时，发光二极管D导通并发光,)且发光二极管导通电流约为10mA,下列说法正确的是(Vcc?0RD&&3J一(A)(A)两个电路都不能正常工作(B)两个电路都能正常工作(C)电品&(A)可以正常工作(D)电路(B)可以正常工作11 .74HC00为CMOS1非门采用+5V电源供电，输入端在下面哪种接法下属于逻辑0()A.输入端接地B.输入端接高于3.6V电源C.输入端悬空D.输入端接同类与非门的输出高电平3.6V12 .下列说法正确的是()(A)组合逻辑电路的输出不仅

4、和该时刻的输入有关，还与电路原来的状态有关(B)常用的组合逻辑电路有编码器、译码器、加法器、比较器、寄存器(C即合逻辑电路可能发生竞争冒险(D)组合逻辑电路需要用状态方程来描述其逻辑功能13 .用8选1数据选择器实现函数Y=ACD+ABCD+BC+BCD,A2、A1、A0分别接A、B、C,下列选项正确的是()4分(A) D0=D5=1D1=D4=DD2=D03=D6=D7=0(B) D0=D5=0D1=D4=D-D2=DD3=D6=D7=1(C) D0=D5=0D1=D4=DD2=D口3=D6=D7=1(D) D0=D5=0D1=D4=DD2=D_D3=D6=D7=014 .8线一3线优先编码

5、器的输入为I。一I7,当优先级别最高的I7有效时，其输出的值是()A.111B.010C.000D.10115 .十六路数据选择器的地址输入(选择控制)端有()个。A.16B.2C.4D.816 .已知74LS138已器日输入三个使能端(曰二1,百=后=0)时，地址码A2A1A0=011,则输出Y7%是()。A.11111101B.10111111C.11110111D.1111111117 .设计一个全加器，选择哪个方案可以实现（）（A）编码器和必要的门电路（B感值比较器和必要的门电路（C厂进制译码器和必要的门电路（D）7段显示译码器和必要的门电路18 .函数F=AB+BC使F=1的输入AB

6、C组合为（）A.ABC=000BABC=010C.ABC=101DABC=11019 .已知某电路的真值表如下，该电路的逻辑表达式为（）A.YCB.YABCC.YABCABCYABCY0000100000111011010011010111111120 .下列选项中是8421BCD6是（）A.0101B.1010C.110021 .逻辑函数ABCAAB的最简与或式是（D. YBCD. 1111)A.1B.AC.AD.A+B+C22 .欲对全班40个学生以二进制代码表示，至少需要二进制码的位数是A. 6B. 5C. 10D. 53（）23 .以下式子中不正确的是（）AABABB.AAAC.1?A

7、AD.1A10,24 .在数字电路中，稳态时三极管一般工作在（）状态。在图示电路中，若M则三极管T（）,此时uo=（）A.开关，截止，3.7VB.放大，截止，5VC.开关，饱和，0.3VD.开关，截止，5V25 .数字电路中的工作信号为（）。A.脉冲信号B随时间连续变化的电信号C.直流信号D.模拟信号26 .下列等式不成立的是（）A.AB+AC+BC=AB+BCB.（A+B）（A+C尸A+BCC.A+AB=AD.ABABABAB127 .最小项ABCD逻辑相邻项是（）A.ABCDB.ABCDC.ABCDD.ABCD28 .下列逻辑门类型中，可以用（）一种类型门实现另三种基本运算。A.与非门B.

8、非门C.或门D.与门29 .n个变量的最小项是。A.n个变量的积项，它包含全部n个变量，每个变量可用原变量或非变量。B.n个变量的和项，它包含全部n个变量，每个变量可用原变量或非变量。C.n个变量的积项，它包含全部n个变量，每个变量仅为原变量。D.n个变量的和项，它包含全部n个变量，每个变量仅为非变量。30 .三态门输出高阻状态时，是正确的说法。A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动31 .对于TTL与非门闲置输入端的处理，可以。A.接电源B.通过电阻3kQ接电源C.接地D.与有用输入端并联32 .CMOSR字集成电路与TTL数字集成电路相比突出的优点是。A

9、.微功耗B.高速度C.高抗干扰能力D.电源范围宽33 .如果要将一组并行的输入数据转换为串行输出，则应采用哪种电路（）A.计数器B.编码器C.数据选择器D.数据分配器34 .三位二进制编码器输出与输入端的数量分别为（）A.3个、2个B.3个、8个C.8个、3个D.2个、3个35 .七段显示译码器，当译码器七个输出端状态是abcdefg=0110011,高电平有效，输入一定为（）A.0011B.0110C.0100D.010136 .译码器驱动输出为低电平，则显示器应该选用（）A.共阴极显示器B.共阳极显示器C.两者均可D.不能确定37 .半加器的逻辑功能是（）A、两个同位的二进制数相加B、两个

10、二进制数相加G两个同位的二进制数及来自低位的进位三者相加D两个二进制数的和的一半38 .全加器的逻辑功能是（）A、两个同位的二进制数相加B、两个二进制数相加G两个同位的二进制数及来自低位的进位三者相加D不带进位的两个二进制数相加39 .对于两个4位二进制数A（A3A2A1A0、B（B3B2B1B0,下面说法正确的是（）A、如果A3>B3,则A>BB、如果A3<B3,则A>BG如果A0>B0,则A>BD>如果A（XB0,则A>B40 .实现多输入、单输出逻辑函数，应选（）A编码器B、译码器C、数据选择器D数据分配器41 .对于触发器和组合逻辑电路，

11、以下（）的说法是正确的。A、两者都有记忆能力B、两者都无记忆能力G只有组合逻辑电路有记忆能力D、只有触发器有记忆能力42 .CP有效期间，同步RS触发器的特性方程是（）0AQn1SRQnB、Qn1SRQn（RS=。C、Qn1SRQnD、Qn1SRQn（RS=Q43 .CP有效期间，同步D触发器特性方程是（）0AQn1DB、Qn1DQnC、Qn1DQnD、Qn1DQn44 .对于JK触发器，输入J=0、K=1,CP脉冲作用后，触发器的Qn1应为（）。A、0B、1C、可能是0,也可能是1D、与Qn有关、45 .JK触发器在CP脉冲作用下，若使Qn1Qn,则输入信号应为（）0AJK1B、JQ,KQC

12、、JQ,KQD、JK046 .具有“置0”“置1”“保持”“翻转”功能的触发器叫（A）oA、JK触发器B、基本RS触发器C、同步D触发器D、同步RS触发器47 .仅具有“保持”“翻转”功能的触发器叫（）0A、JK触发器B、RS触发器C、D触发器D、T触发器48 .仅具有“翻转”功能的触发器叫（）0A、JK触发器B、RS触发器C、D触发器D、丁触发器49 .时序逻辑电路中一定包含（）A触发器B、编码器C、移位寄存器D、译码器50 .时序电路某一时刻的输出状态，与该时刻之前的输入信号（）A、有关B、无关C、有时有关，有时无关D、以上都不对51 .用n个触发器构成计数器，可得到的最大计数长度为（）A

13、nB、2nC、n2D、2n52 .同步时序逻辑电路和异步时序逻辑电路比较，具差异在于后者（）A没有触发器B、没有统一的时钟脉冲控制C、没有稳定状态D、输出只与内部状态有关53 .一位8421BC阴数器，至少需要（）个触发器A3B、4C、5D、1054 .经过有限个CP,可由任意一个无效状态进入有效状态的计数器是（）自启动的计数器。A、能B、不能C、不一定能D、以上都不对55 .寄存器在电路组成上的特点是（）A、有CP输入端，无数码输入端。B、有CP输入端和数码输入端。G无CP输入端，有数码输入端。D、无CP输入端和数码输入端。56 .通常寄存器应具有（）功能。A、存数和取数B、清零和置数C、A

14、和B都有D、只有存数、取数和清零，没有置数。57 .表示脉冲电压变化最大值的参数叫（）。A、脉冲幅度B、脉冲宽度C、脉冲前沿D、脉冲后沿58 .表示两个相邻脉冲重复出现的时间间隔的参数叫（）。A、脉冲周期B、脉冲宽度C、脉冲前沿D、脉冲后沿59 .集成555定时器的输出状态有（）A、0状态B、1状态C、0和1状态D、高阻态60 .多谐振荡器能产生（）A、正弦波B、矩形波C、三角波D、锯齿波61 .用555定时器构成的施密特触发器的回差电压Ut可表示为（）.112.A、一VDDB、VdDC、一VdDD、Vdd23362 .施密特触发器常用于对脉冲波形的（）。A、计数B、寄存C、延时与定时D、整形

15、与变换63 .图1为由或非门构成的基本SR锁存器，输入SR的约束条件是A.SF=0B.SF=1C.S+R=0D,S+R=1图.1图.264 .图2所示为由与非门组成的基本SR锁存器，为使锁存器处于“置1”状态,其SR应为A. S R=00B. S R=01C. S R=10 D. S R=1165.电路如图所示。实现Qn 1 Qn A的电路是oD66 .电路如图所示。实现Qn1Qn的电路是67.电路如图所示。输出端A.68.将D触发器改造成T触发器，如图所示电路中的虚线框内应是Q所得波形的频率为CP信号二分频的电路CP > C1aQA.或非门B.与非门C.异或门D.同或门69 .米利型时

16、序逻辑电路的输出是。A.只与输入有关B.只与电路当前状态有关C.与输入和电路当前状态均有关D.与输入和电路当前状态均无关70 .摩尔型时序逻辑电路的输出是。A.只与输入有关B.只与电路当前状态有关C.与输入和电路当前状态均有关D.与输入和电路当前状态均无关、填空题1 .模拟信号的特点是在幅度和时间上都是连续变化的2 .数字信号的特点是在幅度和时间上都是不连续变化的。3 .数字电路主要研究输出与输入信号之间的对应逻辑关系。4 .用二进制数表示文字、符号等信息的过程称为编码5 .(11011)2(27)i0,(1110110)2(J66)8,(21)10(10101)2。6 .(101010)2(

17、卫)山(74%(111100)2,(D7,6(11010111)2。7 .最基本的三种逻辑运算是、止、MLo8 .逻辑等式三个规则分别是代入、对偶、反演。9 .逻辑函数化简的方法主要有公式化简法和卡诺图化简法。10 .逻辑函数常用的表示方法有真值表、表达式和卡诺图。11 .任何一个逻辑函数的真是表是唯一的,但是它的表达式可有不同的形式，逻辑函数的各种表示方法在本质上是一致或相同的,可以互换。12 .写出下面逻辑图所表示的逻辑函数Y=(丫(AB)C。Y=Y (A B)(A C)14 .半导体三极管作为开关元件时工作在饱和状态和截至状态。15 .与门电路和或门电路具有多个输入端和1个输出端。16

18、.非门电路是2L端输入、端输出的电路。17 .TTL门电路具有负载能力强、抗干扰能力强和转换速度快等优点。18 .OC门是一种特殊的TTL与非门，它的特点是输出端可以并联输出，即。19 .三态门除了高电平、低电平两个状态外，还有第三个状态，这第三个状态常称为高阻态。20 .根据逻辑功能的不同特点，逻辑电路可分为两大类：组合逻辑电路和时序逻辑电路。21 .组合逻辑电路主要是由U、或和非三种某本逻辑门电路构成的。22 .只考虑加数和被加数，而不考虑低位进位的运算电路、称为半加器。23 .不仅考虑加数和被加数、而且考虑低位进位的运算电路.称为全加器。24 .逢码是编码的逆过程。25 .数据选择器是在

19、选择信号的作用下,从多个数据中选择某一数据或一个数据作为输出的组合逻辑电路。26 .从奇偶校验角度来说，数码1011011是奇码,1001011是偶码。27 .触发器具有2个稳定状态，在输入信号咕后，它能保持稳定状态。28 .在基本RS触发器暗中，输入端Rd或RD能使触发器处于复位状态,输入端Sd或SD能使触发器处于置位状态。29 .同步RS触发器状态的改变是与CP脉冲信号同步的。30 .在CP有效期间，若同步触发器的输入信号发生多次变化时,其输出状态也会相应产生多次变化，这种现象称为触发器的空翻。31 .同步D触发器的特性方程为Qn1D)o32 .主从触发器是一种能防止空翻现象的触发器。33

20、 .在CP脉冲和输入信号作用下，JK触发器能够具有保持、置0、置1、和翻转的逻辑功能。34 .在CP脉冲有效期间，D触发器的次态方程Qn1=D、JK触发器的次态方程Qn1=JQnKQn)。35 .对于JK触发器，当CP脉冲有效期间，若J=K=0时，触发器状态保持；若JK时，触发器置0或置1;若J=K=1时，触发器状态翻转。36 .对于JK触发器，若J=K,则可完成触发器的逻辑功能。37 .对于JK触发器，若JK,则可完成触发器的逻辑功能。38 .将D触发器的D端与Q端直接相连时，D触发器可转换成T触发器。39 .时序逻辑电路任何时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态

21、。40 .时序逻辑电路逻辑功能的表示方法有方程、状态转换真值表、状态转换图、和时序图四种。41 .用来记忆和统计输入CP脉冲个数的电路，称为计数器。42 .用以存放二进制代码的电路称为寄存器。43 .具有存放数码和使数码逐位右移或左移的电路称为移存器。44 .产生顺序脉冲信号的电路称为顺序脉冲发生器。45 .脉冲周期T表示两个相邻脉冲的时间间隔。2一146.集成555定时器的TH端，TR端的电平分别大于Vdd和-Vdd,定时器的输33出状态是低电平或0。47.集成555定时器的TH端，TR端的电平分别小于2VDD和VDD,定时器的输33出状态是高电平或1。48 .多谐振荡电路没有稳定状态,电路

22、不停地在两个状态之间转换,因此又称无稳态触发器。49 .在触发脉冲作用下，单稳态触发器从稳态转换到暂稳态后,依靠自身电容的放电作用，又能回到稳态。50 .用555定时器构成的施密特触发器的回差电压可表示为UTUthUth)。51 .用555定时器构成的施密特触发器的电源电压为15V时，其回差电压Ut为5V0三、判断题1 .十进制数74转换为8421BC则应当是(01110100)842ibcd。2 .二进制只可以用来表示数字，不可以用来表示文字和符号等。3 .十进制转换为二进制的时候，整数部分和小数部分都要采用除2取余法4 .若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全

23、相同，则这两个函数未必相等。5 .证明两个函数是否相等，只要比较它们的真值表是否相同即可。6 .在逻辑函数表达式中，如果一个乘积项包含的输入变量最少，那么该乘积项叫做最小项。7 .当决定一件事情的所有条件全部具备时，这件事情才发生，这样的逻辑关系称为非。8 .在全部输入是“0”的情况下，函数YAB运算的结果是逻辑“0”。9 .逻辑变量取值的0和1表示事物相互独立而又联系的两个方面。10 .在变量A、B取值相异时，其逻辑函数值为1,相同时为0,称为异或运算。11 .逻辑函数的卡诺图中，相邻最小项可以合并。12 .对任意一个最小项，只有一组变量取值使得它的值为1.13 .任意的两个最小项之积包为0

24、o14 .半导体二极管、三极管、MO富在数字电路中均可以作为开关元件来使用。15 .与门、或门和非门都具有多个输入端和一个输出端。16 .在与门电路后面加上非门，就构成了与非门电路。17 .CMOS门电路的输入端在使用中不允许悬空。18 .任何时刻，电路的输出状态只取决于该时刻的输入，而与该时刻之前的电路状态无关的逻辑电路，称为组合逻辑电路。19 .组合逻辑电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图五种方法来描述，它们在本质上是相通的，可以互相转换。20 .AA型竞争冒险也称为1型竞争冒险。21 .A?A型竞争冒险也称为0型竞争冒险。22 .3位二进制译码器应有3个输入端和8

25、个输出端。23 .3线一8线译码电路是三一八进制译码器。24 .十六路数据选择器的地址输入端有四个。25 .能将一个数据，根据需要传送到多个输出端的任何一个输出端的电路，称为数据选择器。26 .触发器有两个稳定状态，一个是现态，一个是次态。27 .触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。28 .同一逻辑功能的触发器，其电路结构一定相同。29 .仅具有反正功能的触发器是T触发器。30 .时序逻辑电路的特点是在任何时刻的输出不仅和输入有关，而且还取决于电路原来的状态。31 .时序逻辑电路由存储电路和触发器两部分组成。32 .为了记忆电路的状态，时序电路

26、必须包含存储电路，存储电路通常以触发器为基本单元电路组成。33 .计数器能够记忆输入CP脉冲的最大数目，叫做这个计数器的长度，也称为计数器的“模”。34 .同步时序电路和异步时序电路的最主要区别是，前者没有CP脉冲，后者有CP脉冲。35 .同步时序电路和异步时序电路的最主要区别是，前者的所有触发器受同一时钟脉冲控制，后者的各触发器受不同的时钟脉冲控制。36 .时序电路的逻辑功能可用逻辑图、逻辑表达式、状态表、卡诺图、状态图和时序图等方法来描述，它们在本质上是相通的，可以互相转换。37 .当时序逻辑电路进入无效状态后，若能自动返回有效工作状态，该电路能自启动。38 .单稳态触发器只有一个稳定状态

27、。39 .多谐振荡器有两个稳定状态。40 .暂稳态持续的时间是脉冲电路的主要参数，它与电路的阻容元件有关。41 .多谐振荡器是一种自激振荡电路，不需要外加输入信号，就可以自动地产生矩形脉冲。42 .单稳态触发器和施密特触发器不能自动地产生矩形脉冲，但可以把其他形状的信号变换成矩形波。四、公式化简题1. LABABAbAB2. LABABABAB3. LBABCACAB4. LABCDABDBCDABCBDBC5. LACABCBCABC6. L AB AD ABD ABCD7. LABDADABCABCDBCDBCD8. LABDCDEBCDEABCDEAC9. LABABDABDBCDABC

28、D10. LABCABC?AB11. LA?ABA=C?AB12. LABACDADBC?AB13. LBABCACAB14. FBCDBCACDABC五、卡诺图化简题1. Y(A,B,C,D)m(0,2,5,6,7,8,9,10,11,14,15)2. F(A,B,C,D)m(2,6,7,8,9,10,11,13,14,15)3. FA,B,C,D=m0,2,4,7,8,10,12,134. F(A,B,C,D)£m(0,4,5,6,8,9,10,13,15)5. F(A,B,C,D)m(1,3,4,5,7,10,12,14)6. F(A,B,C,D)m(1,2,3,5,6,7,8

29、,9,12,13)7. F(A.B.C.D)m(0.1.2.5.8.10.11.12.13.14.15)8. Y1ABACBCBCACAB9. Y1ABCDABCDABADABC10. FA,B,C,Dm0,2,4,8,10,1211. FA,B,C,Dm0,1,2,5,6,8,9,10,13,1412. FA,B,Cm0,2,4,5,60,1,2,3,4,6,8,9,10,11,1414. FA,B,C,Dm0,2,4,6,9,13d1,3,5,7,11,1515. FA,B,C,Dm0,13,14,15d1,2,3,9,10,1116. F A,B,C,D01,3,5,8,9d 10,11

30、,12,13,14,1517. FA,B,C,Dm3,4,5,7,8,9,10,11d0,1,2,13,14,1518. FA,B,C,Dm0,1,4,6,9,13d2,3,5,7,11,1519. FA,B,C,D旺m1,3,4,7,13,14+汇d2,5,12,1520. F(A,B,C,D)£m(4,5,6,13,14,15)+12d(8,9,10,12)21. L2(A,B,C,D)m(0,1,4,5,6,8,9)d(10,11,12,13i14,15)22. Y(A,B,C,D)=2m(1,9,12,14)+2d(3,4,5,6,7,11,13,15)23. Y(A,B,C

31、,D=!2m(2,4,6,7,12,15)+Ed(0,1,3,8,9,11)六、分析题1 .组合电路如图所示，分析该电路的逻辑功能。写出逻辑表达式并化简，画出真值表。2 .分析如图所示的组合逻辑电路的功能。写出逻辑表达式并化简，画出真值表。3 .试分析如图所示的组合电路，要求写出输出逻辑表达式，并判断电路在哪些输入信号状态突变时可能输出险象，为使电路工作可靠，用增加冗余项的方法消除险象，并画出修正后的逻辑电路。4.试分析图示组合逻辑电路，列出真值表，写出输出端的逻辑函数表达式，并化简，说明电路的功能。AFX、Y的表达式5.下图是一个组合逻辑电路，试对其进行分析，要求：写出输出并化简，列真值表，

32、简述逻辑功能。6.ABC试分析图题配1.4所示逻辑电络的功能。L7.逻辑电路如图题4.L5所示，试分析其逻辑功能.用题4.L58.分析图题4.17所示逻辑电路的功能;1-Ift)%图题4*1.79.分析图示电路的逻辑功能，写出驱动方程、状态方程，列出功能表，画出状态转换图。10.分析图示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表,并说明电路的逻辑功能。11.已知逻辑电路如图所示，试分析其逻辑功能。要求写出与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。A B CF12.电路如图所示，图中 遍均为2线一4线译码器。(1)欲分别使译码器处于工作状态，对应的 G D应输入何种状

33、态(填 表 P3.12-1);(2)试分析当译码器工作时，请对应A、B的状态写出Y0Y3的状态(填表P3.12-2);(3)说明图P3.14的逻辑功能。表 P3.14-1表 P3.14-2处于工作 状态的译 rawG D应输入的状 态CDY10 Y11 Y12 Y13Y2o Y21 Y22 Y23ABY10Y11Y12Y130 10011 1011Y40 Y41 Y42 Y43Yo Y1 Y2 Y3A1 A0 S3 3 Y0 Y1 Y2 Y3A1 A0 SY30 Y31 Y32 Y3312Y0 Y1Y2 Y3A1 A0SC D13 .写出如图所示电路的逻辑函数，并化简为最简与-或表达式74HC

34、138AoYoA1A2E1E2E3&Y1Y2Y3Y4Y5Y6Y714 .已知用8选1数据选择器74LS151构成的逻辑电路如图所示，请写出输出L的逻辑函数表达式，并将它化成最简与-或表达式。15 .下图所示是用二个4选1数据选择器组成的逻辑电路，试写出输出Z与输入M、N、P、Q之间的逻辑函数式。0 Q P M N16 .分析图示电路，要求：(1)写出JK触发器的状态方程；(2)用X、Y、Qn作变量，写出P和Qn+1的函数表达式;(3)列出真值表，说明电路完成何种逻辑功能。XYCPP17 .试分析如图同步时序逻辑电路，并写出分析过程CP18 .同步时序电路如图所示。(1)试分析图中虚线框

35、电路，画出Q0、Qi、。波形，并说明虚线框内电路的逻辑功能。(2)若把电路中的Y输出和置零端RD连接在一起，试说明当X0X1X2为110时,整个电路的逻辑功能。Y> 10 12 p D XXX c R19 .如图所示为由计数器和数据选择器构成的序列信号发生器，74161为四位二进制计数器，74LS151为8选1数据选择器。请问：74161接成了几进制的计数L11CP0 0 0 020.试分析如图所示电路的逻辑功能。 其功能如表所小O图中74LS160为十进制同步加法计数器,C1CPAYCPFFi试分析如图所示时序电路的逻辑功能。CPRDLDEPET工作状态X0XXX置令T10XXX110

36、1保持X11X0保持（但CO=0）T1111计数21.22.试分析如图所示时序电路的逻辑功能X=1试分析图题金2.1储）所示时庠电路，画出口状态表和状态图,设电路的初始状态为仇试画出在图题色2,/什）所示波形作川卜.Q和七的四附图.U)“JTrLrLTLrLnrLnrL国过6.Z,125.6.2.4分析图题配2,4所示电路，写出它的激励方程纲、状态方程组和输出方程，画出状态表和状态图26.625分析图题6.2.5所示同步时序电路，写出备触发器的激刷方枳、电路的状态方程组和输出方fk闹出状态表和状志1%CP-o阕篇£工5七、设计题1 .试用与非门设计一组合逻辑电路，其输入为3位二进制数

37、，当输入中有奇数个1时输出为1,否则输出为0o2 .4位无符号二进制数A(A3A2A1A0),请设计一个组合逻辑电路实现：当0WA<8或120AV15时，F输出1,否则，F输出0。3 .约翰和简妮夫妇有两个孩子乔和苏，全家外出吃饭一般要么去汉堡店，要么去炸鸡店。每次出去吃饭前，全家要表决以决定去哪家餐厅。表决的规则是如果约翰和简妮都同意，或多数同意吃炸鸡，则他们去炸鸡店，否则就去汉堡店。试设计一组合逻辑电路实现上述表决电路。4 .试设计一个全减器组合逻辑电路。全减器是可以计算三个数X、Y、BI的差，即D=X-YCI。当X<Y+BI时，借位输出BO置位。5 .设计组合逻辑电路，将4位

38、无符号二进制数转换成格雷码。6 .请用最少器件设计一个健身房照明灯的控制电路，该健身房有东门、南门、西门，在各个门旁装有一个开关，每个开关都能独立控制灯的亮暗，控制电路具有以下功能：(1)某一门开关接通，灯即亮，开关断，灯暗；(2)当某一门开关接通，灯亮，接着接通另一门开关，则灯暗；(3)当三个门开关都接通时，灯亮。7 .设计一个能被2或3整除的逻辑电路，其中被除数A、B、C、D是8421BCD编码。规定能整除时，输出L为高电平，否则，输出L为低电平。要求用最少的与非门实现。(设0能被任何数整除)8 .如图所示为一工业用水容器示意图，图中虚线表示水位，A、B、C电极被水浸没时会有高电平信号输出

39、，试用与非门构成的电路来实现下述控制作用：水面在A、B问，为正常状态，亮绿灯G;水面在B、C问或在A以上为异常状态，点亮黄灯Y;面在C以下为危险状态，点亮红灯R。要求写出设计过程。ABC9 .用一个8线-3线优先编码器74HC148和一个3线-8线译码器74HC138实现3位格雷码一3位二进制的转换。10 .用二个4选1数据选择器实现函数L,允许使用反相器。LEABCDEABCDEABCDEABDEFBCE11 .一个组合逻辑电路有两个控制信号G和C2,要求:(1) C2C1=00时，FAB(2) C2C1=01时，FAB(3) C2C1=10时，FAB(4) C2C1=11时，FAB试设计符

40、合上述要求的逻辑电路(器件不限)12 .试用4选1数据选择器74LS153(1/2)和最少量的与非门实现逻辑函数FACCDBCDo13 .用8选1数据选择器74LS151设计一个组合电路。该电路有3个输入A、B、C和一个工作模式控制变量M,当M=0时，电路实现“意见一致”功能(A,B,C状态一致时输出为1,否则输出为0),而M=1时，电路实现“多数表决”功能，即输出与A,B,C中多数的状态一致。14 .已知8选1数据选择器74LS151芯片的选择输入端A2的引脚折断，无法输入信号，但芯片内部功能完好。试问如何利用它来实现函数F(A,B,Q=Em(1,2,4,7)0要求写出实现过程，画出逻辑图。

41、15 .用三片四位数值比较器74LS85实现两个12位二进制数比较。16 .用一片4位数值比较器74HC85和适量的门电路实现两个5位数值的比较。17 .试用四片一位全加器实现8位数据奇偶校验器。18 .试设计一个4输入、4输出逻辑电路。当控制信号C=0时，输出状态与输入状态相反；C=1时，输出状态与输入状态相同。可采用各种逻辑门电路来实现。19 .试用2输入与非门设计一个3数入的组合逻辑电路。当输入的二进制码小于3时输出为0,否则输出为1.20 .试设计一个4位奇偶校验器，即当4位数中有奇数个1时输出为0,否则输出为1.可采用各种逻辑功能门电路来实现。21 .某足球评委会由一位教练和三位球迷

42、组成，对裁判员的判罚进行表决。当满足以下条件时表示同意：有三人或三人以上同意，或者有两人同意，但其中一人是教练。试用2输入与非门设计电路。22 .设计一个序列检测器，用来检测二进制序列。每当连续收到3个1（或3个以上1）时，该检测器输出为1,否则为0023 .设计一个二进制数码用行加法器。24 .用T触发器作存储元件，设计一个两位二进制减1计数器。电路工作状态受输入信号x的控制。当x=0时，电路状态不变；当x=1时，在时钟脉冲作用下进行减1计数。计数器有一个输出z,当产生借位时z=1,否则z=0。25 .用D触发器设计一个8421BCD码同步十进制加计数器。26 .设计一个申行数据检测器。电路的输入信号X是与时钟脉冲同步的申行数据，其时序关系如下图所示。输出信号为Z;要求电路在X信号输入出现110序列时，输出信号Z为1,否则为0027 .用D触发器设计状态变化满足下状态图的时序逻辑电路28 .用上升沿D触发器和门电路设计一个带使能EN的上升沿D触发器，要求当EN=0时，时钟脉冲加入后触发器也不转换；当EN=1时，当时钟加入后触发器正常工作，注：触发器只允许在上升沿转换。29 .试用D触发器设计一个同步五进制加法计数器，要求写出设计过程。30 .设计三相步进电机控制器：工作在三相单双六拍正转方式，即在CP作用下控制三个线圈A、B、C按以下方式轮流通电