![基于verilog的数字秒表的设计实现1_第1页](http://file3.renrendoc.com/fileroot_temp3/2022-2/4/f4f69441-1e1c-4ed3-845a-21d61481bcf4/f4f69441-1e1c-4ed3-845a-21d61481bcf41.gif)
![基于verilog的数字秒表的设计实现1_第2页](http://file3.renrendoc.com/fileroot_temp3/2022-2/4/f4f69441-1e1c-4ed3-845a-21d61481bcf4/f4f69441-1e1c-4ed3-845a-21d61481bcf42.gif)
![基于verilog的数字秒表的设计实现1_第3页](http://file3.renrendoc.com/fileroot_temp3/2022-2/4/f4f69441-1e1c-4ed3-845a-21d61481bcf4/f4f69441-1e1c-4ed3-845a-21d61481bcf43.gif)
![基于verilog的数字秒表的设计实现1_第4页](http://file3.renrendoc.com/fileroot_temp3/2022-2/4/f4f69441-1e1c-4ed3-845a-21d61481bcf4/f4f69441-1e1c-4ed3-845a-21d61481bcf44.gif)
![基于verilog的数字秒表的设计实现1_第5页](http://file3.renrendoc.com/fileroot_temp3/2022-2/4/f4f69441-1e1c-4ed3-845a-21d61481bcf4/f4f69441-1e1c-4ed3-845a-21d61481bcf45.gif)
版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
1、基于FPGA数字秒表的设计实现 一、测试要求 1 有源晶振频率:48MHZ 2 测试计时范围:0000”00 5959”99,显示的最长时间为59分59 秒 3 数字秒表的计时精度是10ms 4 显示工作方式:a、用八位BCD七段数码管显示读数 b、采用记忆显示方法 c、用两个按钮开关(一个按钮使秒表复位,另一个按钮 控制秒表的启动/暂停)二、设计要求 1 设计出符合设计要求的解决方案 2设计出单元电路 3 利用软件对各单元电路及整体电路进行仿真 4 在开发板上实现设计 5 撰写设计报告三、秒表功能键 1、power:秒表电源键 2、Reset:秒表复位清零键 3、run/stop:秒表启动/
2、停止键四、实验原理 1 实验设计原理 (1)、秒表的逻辑结构较简单,它主要由十进制计数器、六进制计数器、分频器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲,除此之外,整个秒表还需有一个启动信号和一个清零信号,以便秒表能随意停止、启动以及清零复位。 (2)、秒表有共有8个输出显示,其中6个显示输出数据,分别为百分之一秒、十分之一秒、秒、十秒、分、十分,所以共有6个计数器与之相对应;另外两个为间隔符,显示-。8个计数器的输出全都为BCD码输出,这样便与同显示译码器连接。 (3)、可定义一个24位二进制的寄存器hour用于存放8个计数器的输出,寄存器从
3、高位到低位每连续4位为一组,分别存放百分之一秒、十分之一秒、间隔符、秒、十秒、间隔符、分、十分。由频率信号输出端输出频率为100HZ的时钟信号,输入到百分之一秒模块的时钟端clk,百分之一秒模块为100进制的计数器,当计数到“1001”时,百分之一秒模块清零,同时十分之一秒模块加1;十分之一秒模块也为100进制的计数器,当计数到“1001”时,十分之一秒模块清零,同时秒模块加1;以此类推。直到分模块计数到59进59。(4)、为了消除按键消抖问题,定义寄存器key-inner来存储按键key的输入信号,key-flag作为启动/暂停的转换标志,key-inner0出现一个下降沿时,key-fla
4、g取反一次,当key-flag为0时计数器启动,1时计数器暂停,当key-flag为1同时key-inner1为9时,计数器清零。(5)、定义18位寄存器count用于存放分频和扫描用的计数值。48MHZ的时钟信号480000分频,得到100HZ的时钟信号,而计数器已48MHZ的时钟信号218分频扫描8个七段译码器。 2 实验设计方案 利用一块芯片完成除时钟源,按键和显示器之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用Verilog语言实现。这样设计具有体积小,设计周期短,调试方便,故障率地和修改升级容易等特点,本设计采用依次进行消抖、分频、数码管动态扫描、显示(译码)和计数流水
5、线的设计方法。 3 实验原理框图秒表原理框图 100hz计数分频48MhzReg1:0扫描显示五、软件设计与波形仿真1、秒表计数单位与对应输出信号hour3:0百分之一秒hour7:4十分之一秒hour11:8秒Hour15:12十秒Hour19:16分hour23:20十分2、计数器总程序:timescale 1ns / 1ps/ Company: / Engineer: / / Create Date: 20:10:58 04/19/2012 / Design Name: / Module Name: mbiao1 / Project Name: / Target Devices: / T
6、ool versions: / Description: / Dependencies: / Revision: / Revision 0.01 - File Created/ Additional Comments: /module mbiao1(clk_48M,dig,seg,ena,key);input1:0 key;input clk_48M;/输入频率为48MHZ的时钟output2:0 dig;/数码管位选output7:0 seg;/数码管段选output ena; /3-8译码器使能reg2:0 dig,count3b;reg7:0 seg;reg3:0 disp_dat;/定
7、义显示数据寄存器reg18:0count;/定义计数寄存器reg23:0hour;/定义现在时刻寄存器reg clk100;/48MHZ的时钟信号480000分频,得到100HZ的时钟信号reg key_flag; /启动/暂停的切换标志reg 1:0key_inner;assign ena=0;/按键输入缓存always (posedge count16)beginkey_inner<= key;endalways (negedge key_inner0)beginkey_flag=key_flag;end/0.01秒信号产生部分,产生100HZ的时钟信号always (posedge
8、 clk_48M)beginif(count=239999)beginclk100<=clk100;count<=0;endelsecount<=count+1'b1;end/数码管动态扫描显示部分always (posedge count10) begincount3b=count3b+1;case(count3b)3'd0:disp_dat=hour3:0;3'd1:disp_dat=hour7:4;3'd2:disp_dat=4'ha;3'd3:disp_dat=hour11:8;3'd4:disp_dat=hou
9、r15:12;3'd5:disp_dat=4'ha;3'd6:disp_dat=hour19:16;3'd7:disp_dat=hour23:20;default:disp_dat=4'bxxxx;endcasedig=count3b;endalways (disp_dat)begincase(disp_dat)4'h0:seg=8'hc0;4'h1:seg=8'hf9;4'h2:seg=8'ha4;4'h3:seg=8'hb0;4'h4:seg=8'h99;4'h5
10、:seg=8'h92;4'h6:seg=8'h82;4'h7:seg=8'hf8;4'h8:seg=8'h80;4'h9:seg=8'h90;4'ha:seg=8'hbf;default:seg=8'bxxxxxxxx;endcaseend/计时处理部分always (posedge clk100)/计时处理beginif(!key_inner1&&key_flag=1)/判断是否复位键beginhour = 24'h0;endelse if(!key_flag)beginh
11、our3:0 = hour3:0 + 1;if(hour3:0 = 4'ha)beginhour3:0 = 4'h0;hour7:4 = hour7:4 + 1;if(hour7:4 = 4'ha)beginhour7:4 = 4'h0;hour11:8 = hour11:8 + 1;if(hour11:8 = 4'ha)beginhour11:8 = 4'h0;hour15:12 = hour15:12 + 1;if(hour15:12 = 4'h6)beginhour15:12 = 4'h0;hour19:16 = hour1
12、9:16 + 1;if(hour19:16 = 4'ha)beginhour19:16 = 4'h0;hour23:20 = hour23:20 + 1;endif(hour23:20 = 4'h6)hour23:20 = 4'h0;endendendendendendendmodule2.1计数时的仿真波形2.2清零时的仿真波形2.3暂停时的仿真波形六、 硬件实现 1、 用ISE软件对程序进行编译,并下载到硬件FPGA板子上进行硬件实现。板子上6个计数器与百分之一秒、十分之一秒、秒、十秒、分、十分相对应,并且开始0000”00 5959”99的计数,用两个数码管显示“-”用于分与十秒的间隔,十分之一秒与秒的间隔。2、 Run/stop和Reset功能键由FPGA板子上的开关栏的key0和key1代替。按一下key0键,数码管上的时间停止计时,然后按下key1键,数码管上时间清零复位为0000”00;接着再按一下key0键,数码管从新开始计时。七、心得体会 刚开始写程序时常因Verilog HDL语言的不熟悉,常出现综合错误的问题,但只要仔细检查、并经常使用该语言后,就会在很大程度上避免诸如语法错误等非逻
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 中东及非洲DIN 2353管接头行业现状及发展机遇分析2024-2030
- 安全知识竞赛活动策划方案
- 安全教育周活动策划方案
- 策划一场寓教于乐的博物馆寻宝游戏活动
- 抑郁症的长期照护及家庭支持
- 语法填空专题练习一至四- 高一下学期英语专项训练
- 简单的班主任寄语6篇
- 人教版小学五年级上册数学教案特点分析
- 个人借款给公司合同范本
- 不再保底工资协议书
- 贷款转贷协议书
- 5.5“基本”粒子 课件 2023-2024学年高二物理人教版
- 政协开展提案知识讲座
- 内蒙古版综合实践活动三年级上册全册教案
- 运维管理平台建设方案1
- 幼小衔接家庭教育指导方案设计
- 爱国爱家爱校爱己
- TSBIAORG 0002-2022 细胞培养用无血清培养基标准
- 部编版语文五年级上册第三单元大单元教学设计
- 知识图谱平台技术方案
- 2024年中国长城资产管理股份有限公司招聘笔试参考题库含答案解析
评论
0/150
提交评论