关于数字逻辑门电路平均延迟时间的实验测量

1、关于数字逻辑门电路平均传输延迟时间的实验测量胥 学 金 （西南科技大学电工电子中心 中国绵阳 621010）摘 要 本文在数字电子技术基础普通实验技术条件下，给出了几种门电路平均延迟时间实验测量方法，以便于大家实验时选用。关键词 逻辑门电路 平均传输延迟时间 实验测量方法1引 言 在数字技术中，关于逻辑门电路参数的测试，对掌握电气特性和应用非常重要。特别是门电路平均传输延迟时间的测量。现就门电路平均延迟时间（tpd）的定义和有关实验测试方法总结如下，以供实验者在做实验时选用和参考。2 tpd的定义现以二输入与非门为例，说明门电路平均延迟时间tpd的定义。TTL与非门传输延迟时间tpd ，当与非

2、门输入一个脉冲波形时，其输出波形有一定的延迟，如图1所示。定义了以下两个延迟时间： 导通延迟时间tPHL从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。 截止延迟时间tPLH从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。 uiuo1 图1 TTL与非门的传输时间由于导通延迟时间与截止延迟时间一般不等，所以与非门的传输延迟时间tpd是tPHL和tPLH的平均值。即定义为： 。（1） 一般TTL与非门传输延迟时间tpd的值约为几纳秒十几个纳秒。3 定义法1对 tpd的实验测量在实验测量时，选用CD4069（六反相器）、TTL74LS00（4-2输入与非门），或74HC08（4

3、-2输入与门）等芯片，在含有上述芯片的面包板或实验板上，给芯片加载5伏直流电源，用EE1641B函数发生器的TTL 输出端，输出4伏/200KHZ方波，作为门电路的输入信号，然后用VP-5220D型双踪示波器，双通道校准后，同时测试芯片上某个门电路的输入/输出端信号波形。实验原理电路如图2所示。1uouiui1uouououi11ui图2.2 74LS00图2.1 CD4069图2.3 74HC08图2 定义法测tpd实验原理图注意，示波器灵敏度打到1V/DIV，扫描时间用uS/DIV并用X10扩展与之配合；示波器信号可选用DC耦合。测试过程中，让输入/输出信号波形的上、下幅度，分别关于X标尺

4、对称，并重合，显示边缘清晰，然后在X标尺上读出前、后延迟时间，代入（1）式计算tpd，并填于表1.中，比较异同。 表1.芯 片CD406974LS0074HC08备 注手册tpd参数(ns)451010测试tpd参数(ns)1002022误 差551012从表1中可看出:（1）实验测试tpd参数与手册tpd参数有误差，这里忽略示波器固有延迟时间，但测试数据与手册数据变化趋势一致，说明测试方法正确、结果可信。（2）测试结果表明，不同门电路芯片tpd不同，CMOS比TTL大。4. 振荡法2的实验测量用74LS00上3/4个门（或3个以上的奇数个门）接成3级环型振荡器，如图3所示。uoCH1图3振荡

5、法测tpd实验原理图上电后，用VP-5220D型双踪示波器，单通道校准后，扫描时间用uS/DIV并用X10扩展，对地测试某个门输出端信号波形，该波形为自激振荡正弦波，靠扰动起振。读出正弦波周期T，然后用下式（2）计算tpd，为5.3ns量级(级联法为13ns)。计算公式:tpd = T/2n（2） 其中，T 为周期,n=3（环型振荡器上门的个数）。5 级联法3的实验测量用CD4069上的5/6个门（也可以用6个，主要是增加延迟时间以利于测量）串联起来，接成如下级联实验电路，如图4示。uiuoCH2CH1图4级联法测tpd实验原理图 上电后，用EE1641B函数发生器的TTL 输出端，输出200

6、KHZ以上标准幅度方波，作为门电路的输入信号ui，用VP-5220D型双踪示波器，如定义法一样，用双通道测量级联门电路的输入/输出端信号uo波形，读出前、后延迟时间，代入下式（3）计算tpd，并填入下表中。 Tpd = 1/2 n *（tlh+thl）.（3），其中，n=5（级联门的个数）。 表2.芯 片CD4069n=5n=3备 注级联法tpd参数(ns)3448振荡法tpd参数(ns)4250误 差(ns)82然后，撤除门电路输入端上信号和示波器输入通道，把级联门电路的输出端与输入端首尾相联，构成5级环型振荡器，如图5所示。并振荡法测算tpd=T/2n，其中n=5（串联门的个数）。填于表2

7、.中，并与级联法tpd比较。从表2中可看出，即使相同芯片的门电路，tpd不同测试方法间存在有一定的误差，但结果都在几个ns量级。 CH1 uiuo图5环型振荡器6. 尖峰法3及其测试在逻辑电路，特别是在组合电路中，由竞争引起的冒险要出现尖峰脉冲干扰现象（俗称毛刺）。它的产生原因 4 有三:(1)信号在传输线路上的延迟时间,或不能同时到达;(2)信号在芯片上通过有关门电路的传输延迟;(3)信号的上沿升和下降沿时间不为零.等引起竞争，进而可能产生冒险现象。若不考滤(1)、(3)和输出级的延迟，而主要考滤有关组合门电路的延迟时间，或门电路的延迟时间占主要矛盾时（在某些频率不高的电路中是客观存在的），

8、引起组合电路的竞争与冒险原因，主要就是tpd。因此，若能测量尖峰脉宽的量级，就是tpd的量级。于是可构造尖峰产生电路，既可观察竞争与冒险，又能测量尖峰脉宽，还能得到tpd的数量级。实验原理如图6所示。其中,图 6.1、6.2、 6.3，是用CD4069分别与TTL74LS00、74HC08和74LS 86（4-2输入异或门）构造的. 表3. 芯 片CD406974LS0074HC0874LS 86备 注尖峰法测试tpd参数(ns)262422 图 6.1在Cp为200KHZ下, 用示波器测得“0”型输出uo尖峰脉宽为26ns.11111uocpCH2CH1图 6.1 “0”型尖峰产生电路图 6

9、.2在Cp为200KHZ下, 用示波器测得“1”型输出uo尖峰脉宽为24ns.CH111111uocpCH2 图 6.2 “1” 型尖峰产生电路图 6.3在Cp为200KHZ下, 用示波器测得“1”型输出uo尖峰脉宽为22ns. 11=1uoc pCH1CH2 图 6.3“1”型尖峰产生电路7. 结 语 以上是我们在数字电子技术基础实验中，用双踪示波器测量逻辑门电路平均传输延迟时间tpd的4种方法，其中,定义法概念清楚，容易理解;振荡法和级联法简单,易于测量;尖峰法在一定条件下成立,误差较大.感兴趣读者,可以一试. 以上方法仅供实验者参考,欠妥之处,望同仁批评指正.参 考 书 1 数字逻辑及数字集成电路 ,王尔乾等,清华版,1998.2 电子技术基础实验 (2版), 何金茂, 高教版,2004.