数字电路课件第6章PPT课件

1、 教学要求 一.重点掌握的内容：（1）时序逻辑电路的概念及电路结构特点；（2）同步时序电路的一般分析方法；（3）同步计数器的一般分析方法；（4）会用置零法和置数法构成任意进制计数器。二.一般掌握的内容：（1）同步、异步的概念，电路现态、次态、有效状态、无效状态、有效循环、无效循环、自启动的概念，寄存的概念；（2）同步时序逻辑电路设计方法。第1页/共124页6.1 概述 一、组合电路与时序电路的区别1. 组合电路：电路的输出只与电路的输入有关，与电路的前一时刻的状态无关。2. 时序电路：电路在某一给定时刻的输出取决于该时刻电路的输入还取决于前一时刻电路的状态由触发器保存时序电路：组合电路+触发器

2、电路的状态与时间顺序有关第2页/共124页组合电路存储电路X1XpY1YmQ1QtW1Wr输入输出 时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。构成时序逻辑电路的基本单元是触发器。第3页/共124页 二、时序逻辑电路的分类：按动作特点可分为同步时序逻辑电路异步时序逻辑电路所有触发器状态的变化都是在同一时钟信号操作下同时发生。触发器状态的变化不是同时发生。第4页/共124页按输出特点可分为米利型时序逻辑电路穆尔型时序逻辑电路输出不仅取决于存储电路的状态，而且还决定于电路当前的输入。输出仅决定于存储电路的状态，与电路当前的输入无关。第5页/共124页三、时

3、序逻辑电路的功能描述方法逻辑方程组状态表卡诺图状态图时序图逻辑图 第6页/共124页特性方程：描述触发器逻辑功能的逻辑表达式。驱动方程：（激励方程）触发器输入信号的逻辑 表达式。时钟方程：控制时钟CLK的逻辑表达式。状态方程：（次态方程）次态输出的逻辑表达式。 驱动方程代入特性方程得状态方程。输出方程：输出变量的逻辑表达式。1. 逻辑方程组第7页/共124页2. 状态表反映输出Z、次态Q*与输入X、现态Q之间关系的表格。第8页/共124页3. 状态图反映时序电路状态转换规律，及相应输入、输出取值关系的图形。箭尾：现态箭头：次态标注：输入输出第9页/共124页4. 时序图 时序图又叫工作波形图，

4、它用波形的形式形象地表达了输入信号、输出信号、电路的状态等的取值在时间上的对应关系。 这四种方法从不同侧面突出了时序电路逻辑功能的特点，它们在本质上是相同的，可以互相转换。第10页/共124页电路图时钟方程、驱动方程和输出方程状态方程状态图、状态表时序图15时序电路的分析步骤：46.2 时序逻辑电路的分析方法2将驱动方程代入特性方程判断电路逻辑功能,检查自启动3计算第11页/共124页有效状态：在时序电路中，凡是被利用了的状态。有效循环：有效状态构成的循环。无效状态：在时序电路中，凡是没有被利用的状态。无效循环：无效状态若形成循环，则称为无效循环。自启动：在CLK作用下，无效状态能自动地进入到

5、有效循环中，则称电路能自启动，否则称不能自启动。第12页/共124页例6.2.1解:写方程组21312321)(QQJQJQQJ233121)(1QKQQKK 驱动方程第13页/共124页同步时序电路，时钟方程省去。输出方程32QQY求状态方程将驱动方程代入JK触发器的特性方程 中得电路的状态方程:QKQJQ* 323213333*3231212222*21321111*1)(QQQQQQKQJQQQQQQQKQJQQQQQKQJQ第14页/共124页计算、列状态转换表 32321*323121*2132*1)(QQQQQQQQQQQQQQQQ 32321*323121*2132*1)(QQQ

6、QQQQQQQQQQQQQ第15页/共124页画状态转换图000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1/Y第16页/共124页作时序图 说明电路功能这是一个同步七进制加法计数器，能自启动。000001001011001011011000第17页/共124页例6.2.3解:写方程式驱动方程21211QQADQD第18页/共124页代入D触发器的特性方程，得到电路的状态方程212*211*1QQADQQDQ输出方程21212121)()(QQAQQAQQAQQAY 求状态方程第19页/共124页输入 现 态 次 态输出12 QQ*1*2QQAY0 0

7、01 010 110 00001 01 1110 11 11 0011 11 000 0111 000 100 010 021*21*1QQAQQQ2121QQAQQAY计算、列状态转换表212*211*1QQADQQDQ2121QQAQQAY第20页/共124页输入 现 态 次 态输出12 QQ*1*2QQAY0 001 010 110 00001 01 1111 10 11 0011 11 000 0111 000 110 000 0画状态转换图电路状态转换方向00011011转换条件0/0A/YQ2Q10/10/00/01/01/01/11/0第21页/共124页作时序图 说明电路功能A

8、=0时是二位二进制加法计数器；A=1时是二位二进制减法计数器。011110011001第22页/共124页6.3 若干常用的时序逻辑电路寄存器和移位寄存器 一、寄存器 在数字电路中，用来存放二进制数据或代码的电路称为寄存器。 寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。第23页/共124页同步触发器构成4位寄存器边沿触发器构成（1）清零。 ，异步清零。即有：00000123QQQQ0DR0123*0*1*2*3DDDDQQQQ（2）送数。 时，CLK上升沿送数。即有：1DR（3）保持。在 、 CLK上升沿以外

9、时间，寄存器内容将保持不变。1DR第24页/共124页二、移位寄存器单向移位寄存器2*31*20*1*0QQQQQQDQi、001 0010011 110110101 经过4个CLK信号以后，串行输入的4位代码全部移入寄存器中，同时在4个触发器输出端得到并行输出代码。 首先将4位数据并行置入移位寄存器的4个触发器中，经过4个CP,4位代码将从串行输出端依次输出，实现数据的并行串行转换。第25页/共124页第26页/共124页单向移位寄存器具有以下主要特点：（1）单向移位寄存器中的数码，在CLK脉冲操 作下，可以依次右移或左移。（2）n位单向移位寄存器可以寄存n位二进制 代码。n个CLK脉冲即可

10、完成串行输入工作， 此后可从Q0Qn-1端获得并行的n位二进制数码，再用n个CLK脉冲又可实现串行输出操作。（3）若串行输入端状态为0，则n个CLK脉冲后， 寄存器便被清零。第27页/共124页双向移位寄存器第28页/共124页2片74LS194A接成8位双向移位寄存器第29页/共124页Q0 Q1 Q2 Q3 DIR D0 D1 D2 D3 DIL RDS1S0CLK74LS194用双向移位寄存器74LS194组成节日彩灯控制电路+5V+5VS1=0,S0=1右移控制+5V CLK1秒Q=0时LED亮清0按键1k二极管发光LEDQ0 Q1 Q2 Q3 DIR D0 D1 D2 D3 DIL

11、RDS1S0CLK74LS194第30页/共124页第31页/共124页本节小结： 寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。任何现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。第32页/共124页本节小结： 寄存器分为基本寄存器和移位寄存器两大类。基本寄存器的数据只能并行输入、并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出，串行输入、串行输出，并行输入、串行输出，串行输入、并行输出。第33页/共124页 寄存器的应用很广，特别是移位寄存器，不仅可将串行数码转换成并行数码，或将并行数码转换成串行数码，还可以很方

12、便地构成移位寄存器型计数器和顺序脉冲发生器等电路。本节小结：第34页/共124页计数器 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。分类：按计数器中触发器是否同时翻转同步计数器异步计数器按计数器中的数字增减加法计数器减法计数器可逆计数器按计数器容量二进制计数器N进制计数器十进制计数器第35页/共124页计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器第36页/共124页0132110122011001QQQQKJQQKJQKJKJnnnnn位二进制同步加法计数器的电路连接规律：

13、驱动方程输出方程0121QQQQCnn一、同步计数器279页图6.3.10第37页/共124页4位二进制同步加法计数器 若计数脉冲频率为f0，则Q0、Q1、Q2、Q3端输出脉冲的频率依次为f0的1/2、1/4、1/8、1/16。因此又称为分频器。第38页/共124页4位集成二进制同步加法计数器74LS161/163预置数控制端数据输入端异步复位端工作状态控制端进位输出(a)引脚排列图第39页/共124页4位同步二进制计数器74161功能表74161具有异步清零和同步置数功能.第40页/共124页4位同步二进制计数器74163功能表74163具有同步清零和同步置数功能.第41页/共124页013

14、2110122011001QQQQKJQQKJQKJKJnnnn驱动方程输出方程0121QQQQBnnn位二进制同步减法计数器的连接规律：284页图6.3.15第42页/共124页4位集成二进制同步可逆计数器74LS191预置数控制端使能端加减控制端串行时钟输出第43页/共124页4位同步二进制可逆计数器74LS191功能表74LS191具有异步置数功能.第44页/共124页111011101110001000100第45页/共124页双时钟加/减计数器74LS19374LS193具有异步清零和异步置数功能.第46页/共124页2、同步十进制计数器同步十进制加法计数器:在同步二进制加法计数器基

15、础上修改而来. 同步十进制加法计数器74LS160与74LS161逻辑图和功能表均相同,所不同的是74LS160是十进制而74LS161是十六进制。 第47页/共124页 同步十进制可逆计数器也有单时钟和双时钟两种结构形式。属于单时钟的有74LS190等，属于双时钟的有74LS192等。74LS190与74LS191逻辑图和功能表均相同；74LS192与74LS193逻辑图和功能表均相同。第48页/共124页二、异步计数器1、异步二进制计数器3位异步二进制加法计数器第49页/共124页100 KJ111 KJ122 KJ触发器为下降沿触发，Q0接CLK1,Q1接CLK2。若上升沿触发，则应 Q

16、0接CLK1,Q1接CLK2。第50页/共124页第51页/共124页3位异步二进制减法计数器100 KJ111 KJ122 KJ触发器为下降沿触发， 接CLK1, 接CLK2。若上升沿触发，则应 接CLK1, 接CLK2。0Q1Q0Q1Q第52页/共124页第53页/共124页2、异步十进制计数器异步二五十进制计数器74LS290置0端置9端第54页/共124页第55页/共124页 若计数脉冲由CLK0端输入，输出由Q0端引出，即得到二进制计数器；若计数脉冲由CLK1端输入，输出由Q1Q3引出，即是五进制计数器；若将CLK1与Q0相连，同时以CLK0为输入端，输出由Q0Q3引出，则得到842

17、1码十进制计数器。第56页/共124页74LS290功能表第57页/共124页缺点：（1）工作频率较低； （2）在电路状态译码时存在竞争冒险现象。异步计数器特点优点：结构简单第58页/共124页三、任意进制计数器的构成方法 利用现有的N进制计数器构成任意进制（M）计数器时，如果MN，则要多片N进制计数器。实现方法置零法（复位法）置数法（置位法）第59页/共124页置零法：适用于有清零输入端的集成计数器。原理是不管输出处于哪一状态，只要在清零输入端加一有效电平电压，输出会立即从那个状态回到0000状态，清零信号消失后，计数器又可以从0000开始重新计数。 第60页/共124页置数法：适用于具有预

18、置功能的集成计数器。对于具有预置数功能的计数器而言，在其计数过程中，可以将它输出的任意一个状态通过译码，产生一个预置数控制信号反馈至预置数控制端，在下一个CLK脉冲作用后，计数器会把预置数输入端D0D1D2D3的状态置入输出端。预置数控制信号消失后，计数器就从被置入的状态开始重新计数。第61页/共124页原理：计数循环过程中设法跳过N-M个状态。具体方法：置零法 置数法同步置零法异步置零法同步预置数法异步预置数法当MN时，需用多片N进制计数器组合实现串行进位方式、并行进位方式、 整体置零方式、整体置数方式 若M可分解为M=N1N2(N1、N2均小于N），可采用连接方式有： 若M为大于N的素数，

19、不可分解，则其连接方式只有： 整体置零方式、整体置数方式第81页/共124页串行进位方式：以低位片的进位信号作为高位片的时钟输入信号。并行进位方式：以低位片的进位信号作为高位片的工作状态控制信号。整体置零方式：首先将两片N进制计数器按最简单的方式接成一个大于M进制的计数器，然后在计数器记为M状态时使RD=0，将两片计数器同时置零。整体置数方式：首先将两片N进制计数器按最简单的方式接成一个大于M进制的计数器，然后在某一状态下使LD=0，将两片计数器同时置数成适当的状态，获得M进制计数器。第82页/共124页例6.3.3 用两片同步十进制计数器接成百进制计数器.解：并行进位方式第83页/共124页

20、串行进位方式第84页/共124页例6.3.4 用两片74LS160接成二十九进制计数器.解：整体置零方式第85页/共124页整体置数方式第86页/共124页四、移位寄存器型计数器环形计数器结构特点: D0=Q3CLK第87页/共124页状态转换图:构成四进制计数器,不能自启动.第88页/共124页能自启动的环形计数器:第89页/共124页状态转换图： n位移位寄存器构成的环形计数器只有n个有效状态，有2n-n个无效状态。第90页/共124页扭环形计数器结构特点:10nQD第91页/共124页状态转换图：第92页/共124页能自启动的扭环形计数器:第93页/共124页状态转换图： n位移位寄存器

21、构成的扭环形计数器有2n个有效状态，有2n-2n个无效状态。第94页/共124页*6.3.3 顺序脉冲发生器 在一些数字系统中，有时需要系统按照事先规定的顺序进行一系列的操作。这就要求系统的控制部分能给出一组在时间上有一定先后顺序的脉冲信号，再用这组脉冲形成所需要的各种控制信号。顺序脉冲发生器就是用来产生这样一组顺序脉冲的电路。优点:结构简单缺点:使用触发器数目较多第95页/共124页第96页/共124页第97页/共124页*6.3.4 序列信号发生器 在数字信号的传输和数字系统的测试中,有时需要用到一组特定的串行数字信号。通常把这种串行数字信号叫做序列信号。产生序列信号的电路称为序列信号发生

22、器方法：1根据给定序列信号设计产生电路 2只要求序列长度M，选择长度为M的序列信号，设计产生电路一、设计给定序列信号的产生电路一般有两种结构形式：1移存型序列信号发生器 2计数型序列信号发生器1 移存型序列信号发生器以移位寄存器作为主要存储部件，将给定的长度为M的序列信号，按移存规律，组成M个状态组合，完成状态转移。然后求出移位寄存器的串行输入激励函数，就可构成该序列信号的产生电路。第98页/共124页例：设计产生序列信号00010111、00010111、的发生器电路序列信号0001011100010111状态转移表CP顺序Q2 Q1 Q0D0 0 1 2 3 4 5 6 7 8 0 0 0

23、 0 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 0 1 0 0 0 0 0 1 0 1 1 1 0 0 0 0第99页/共124页2 计数型序列信号发生器计数型序列信号发生器是在同步计数器的基础加上输出组合电路构成的二 根据序列循环长度M的要求设计产生电路1最长线性序列信号(M=2n-1长度的序列)发生器2 M不为2n-1任意长度的序列信号发生器第100页/共124页6.4 时序逻辑电路的设计方法根据设计要求画原始状态图最简状态图画电路图检查电路能否自启动1246选触发器，求时钟、输出、状态、驱动方程5状态分配3化简设计步骤:确定输入、输出变量及状态数2n-1M2n第10

24、1页/共124页同步时序逻辑电路设计（SSI）同步时序逻辑电路设计步骤：1.根据设计要求建立原始状态图或原始状态表(关键)2.进行状态化简3.进行状态分配(编码)4.选FF类型5.求状态方程、驱动方程和输出方程6 自启动检查7 （若能自启动）画逻辑图例1设计用来检测二进制输入序列的检测电路，当输入序列中连续输入4位数码均为1时，电路输出1解：1建立原始状态图和状态表根据设计要求，分清电路的输入和输出，确定有多少种输入信息需要“记忆”，对每一种需“记忆”的输入信息规定一种状态来表示，根据输入的条件和输出的要求确定各状态间的关系，构成原始状态图第102页/共124页本例有一个输入（X），接收被检测

25、的二进制序列串行输入；一个输出该电路需“记忆”3位连续输入序列，共有8种情况，即000、100、010、110、001、101、011、111。分别用状态A、B、C、D、E、F、G、H来表示。原始状态图和状态表如下：AS(t) N(t) Z(t)X=0X=1X=0 X=1 A B C D E F G H A C E G A C E G B D F H B D F H 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1BHCFDGE0/01/00/00/01/00/01/00/01/00/01/00/01/00/01/11/0第103页/共124页2 状态化简在完全描述状态转移表中，

26、两个状态若“等价”，则这两个状态可合并状态等价的三种情况：1 输入相同输出相同，次态也相同。状态等价 2 输入相同输出相同，次态交叉，则这两个状态不可区分，因此等价 3 输入相同输出相同，次态不同，隐含等价另外，等价具有传递性用隐含表寻找全部等价状态对BBCDEFGHACDEFGACBDAEBFCEDFAGBHCGDHEGFHCADBEAFBGAHBACBDECFDGCHDACBDAEBFCEDFGEHFAEBFCEDF BBCDEFGHACDEFGAEBFCEDFCADBEAFBACBDECFDACBDAEBFCEDFAEBFCEDFACBD G 第104页/共124页GABCDEFHBBC

27、DEFGHACDEFGAEBFEAFBAEBFAEBF 第105页/共124页1/1a0/0bdh0/01/01/01/00/00/0X/Z S(t) N(t) Z(t)X=0X=1X=0X=1 a b d h a a a a b d h h 0 0 0 0 0 0 0 1第106页/共124页3 状态分配状态分配原则：1 次态相同，代码尽可能相邻2 当两个状态属于同一状态的次态时，代码尽可能相邻3输出相同的代码尽可能相邻通常以原则（1）为主，综上述，分配：a(00),b(01),d(11),h(10)000/00111100/01/01/01/00/00/01/1X/Z第107页/共124页

28、 S(t) N(t) Z(t)X=0X=1X=0X=10 00 11 11 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 1 0 0 0 0 0 0 0 0 12nQ1nQ12nQ12nQ11nQ11nQ4 选JKFF第108页/共124页5 求方程组00/000/000/000/001/011/010/010/1X21nnQ Q010011100100000111010011100112nQX21nnQ Q00001100010011100111nQ2112XQXQQn211QXQnX12QXQZ 21nnQ QX第109页/共124页例6.4.1 设计一个带有进位输出端的十三

29、进制计数器.解：该电路不需输入端,有进位输出用C表示，规定有进位输出时C=1，无进位输出时C=0。十三进制计数器应该有十三个有效状态，分别用S0、S1、S12表示。画出其状态转换图：1建立原始状态图第110页/共124页状态转换图不需化简。因为231324，因此取触发器位数n=4。对状态进行编码，得到状态转化表如下：状态化简2状态分配3第111页/共124页4选触发器，求时钟、输出、状态、驱动方程CQQQQ*0*1*2*3第112页/共124页状态方程：01223*3QQQQQQ012023123*2QQQQQQQQQQ0101*1QQQQQ0203*0QQQQQ23QQC 第113页/共124页 若选用4个JK触发器，需将状态方程变换成JK触发器特性方程的标准形式，即Q*=JQ+KQ,找出驱动方程。3230123301223*3)()(QQQQQQQQQQQQQQ201320120313201*2)()()()(QQQQQQQQQQQQQQQQ1010*1QQQQQ00230203*01)(QQQQQQQQQ第114页/共124页比较得到触发器的驱动方程：230123QKQQQJ)(0132012QQQKQQJ0101QKQJ1)(0230KQQJ3230123301223*3)()(QQQQQQQQQQQQQQ20