多功能数字钟电路设计

1、多功能数字钟电路设计二.设计任务和要求1.设计任务用给定的主要集成电路器件:74LS00,74LS04,74LS90,74LS92, 74LSl91,74LS48, 74LS74,数码显示器BS202,555等设计多功能数字钟电路。综合运用本课程知识,利用集成电路器件设计实现一些电子电路,以复习巩固课堂所学的理论知识,提高集成电路器件实现系统、绘制系统电路图的能力,为实际应用奠定一定的基础。2.设计要求以数字形式显示时、分、秒的时间。小时计数器的计时要求为“24翻1”,分钟和秒的时间要求为60进位。要求手动快速校时、校分。要求具有整点报时功能,报时声响为四低一高,最后一响为整点。要求具有定时控

2、制(定小时功能。三.整体构思如图1所示,数字钟电路系统由主体电路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能,扩展电路完成数字钟的扩展功能:报时和定时功能。该数字钟系统的工作原理是:振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时,可以用校时电路校时、校分。各扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。 时1 时时时时时时时时时时时时四.电路设计(一单元电路的基本原理 1.振荡器振荡器

3、是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度。一般来说振荡器的频率越高,计时精度越高。在这里选用555与RC 组成的多谐振荡器,产生频率 f=1kHz 的方波信号,则可设计出相应的电路,如图2所示,其中RP 可微调振荡器的输出频率f 。 555由电阻分压器、电压比较器、基本R-S 触发器、放电三极管和输出缓冲器5部分组成。555的功能如表1所示。多谐振荡 器电路的工作原理如下:接通电源的瞬间,电容C1上的电压不能突变,故TH 端的电压小于2/3V CC ,TR 端的电压小于1/3 V CC ,输出端OUT 的状态为1,放电三极管T 截止,电源V CC 经过电阻对电容C

4、 充电,VC 逐渐上升,电路处在第一个暂稳态。当电容上的电压VC 逐渐升高到2/3V CC 时,由于TH 端和TR 端的电压为2/3V CC ,使输出表1 555的功能表Rp +5V端OUT的状态变为0,放电三极管T导通,电容C放电,VC逐渐下降,电路处在第二个暂稳态。当电容上的电压VC下降到1/3V CC时,使输出端OUT的状态从0变为1,放电三极管T 截止,电源V CC再次经过电阻对电容C充电,电路返回到第一个暂稳态。如此周而复始地在两个暂稳态这间交替变换,便产生了所需要的矩形脉冲信号输出。2.分频器分频器的功能是对振荡器产生的方波信号进行分频外理,一方面形成计时所需的标准秒脉冲信号,另一

5、方面提供数字钟功能扩充时所需的信号,如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等。如图3所示,选用3片中规模集成电路74LS90(十进制计数器可构成分频电路产生所需信号。如图74LS90由四个触发器组成,分为计数器和计数器。R9为异步置位端,R0为异步复位端,A、B为两个时钟输入端,Q A、Q D为计数器状态输出端。图中,每片为1/10分频,第1片的Q A端输出频率为500Hz的方波信号,Q D端输出频率为100Hz的方波信号;第2片的Q D端输出频率为10Hz的方波信号;第3片的Q D端输出频率为1Hz的方波信号。500Hz10Hz1Hz 图3 分频电路3.计数器秒脉冲信号

6、经过6级计数器,分别得到“秒”个位、十位,“分”个位、十位以及“时”个位、十位的计时。“秒”、“分”计数器为60进制,小时为24进制。(160进制计数器数字钟的“分”和“秒”计数器均为模60的计数器,它们的个位都是十进制计数器,而十位则是六进制计数器,其计数规律为00->01->->58->59->00。可选用74LS90作为“分”和“秒”的个位和十位计数器,其中,十位计数器将74LS90连接成模6计数器。(a十进制计数器74LS90构成十进制计数器的方法有两种:将Q A与B相连或将Q D与A相连。在这里是将Q A与B相连即将管脚1和12相连。计数脉冲加到A端(管

7、脚14,当Q A端从1->0变化时,有时钟脉冲有效边沿送给B端,其计数规律如表2所示。表2 十进制计数规律 将计数器的状态输出反馈到R0或R9端,就可以改变计数器的模数,即构成任意进制计数器。设计数器的模为M,反馈状态数(与反馈状态相应的十进制数为N反,则M与N反有如下关系:当计数器的状态输出反馈到R0时,有M=N反;当计数器的状态输出反馈到R0时,有M=N反+1。(b模6计数器因为M=6<10,所以用1片74LS90即可,将计数器的状态输出反馈到R0端,则N反=M=(610=(01108421即计数器状态Q D Q C Q B Q A=0110,因此R0(1= R0(2=Q C

8、Q B,故应将它们用与门连接起来,同时为1时即清零重新开始计数。(224进制计数器数字钟的“时”计数器为模24的计数器,其计数规律为00->01->->22->23->00,即当数字钟运行到23时59分59秒时,在下一个秒脉冲作用下,数字钟显示00时00分00秒。同理,M=24<102,应选用2片74LS90,将其连接成模24计数器作为“时”计数器。74LS90串联工作,计数脉冲输入到低位计数器的时钟输入端,而低位计数器的状态输出最高位连接到高一位计数器的时钟端。将计数器的状态输出反馈到R0端,则N反=M=(2410=(001001008421因此R0(1=

9、 R0(2= Q B2Q C1,故应将它们用与门连接起来,即得到24进制计数器。4.数码显示电路译码显示电路的功能是将时、分、秒计数器输出的4位二进制码进行翻译后显示出相应的十进制数字。通常译码器与显示器是配套使用的,在这里选用共阴极发光二极管数码显示器BS202和译码驱动器74LS48配套使用。七段显示译码器74LS48的输出为高电平有效,即输出为1时,对应字段点亮;输出为0时对应字段熄灭。该译码器能够驱动七段显示器显示16种字形。输入A、B、C和D接收4位二进制码,输出a、b、c、d、e、f和g分别驱动七段显示器的a、b、c、d、e、f和g字段。为了增强器件功能,74LS48高有3个辅助控

10、制信号LI、RBI和BI/RBO。74LS48的功能表如表3所示。表3 74LS48的功能表 5.校时电路当数字钟计时出现误差时,必须对时间进行校正,通常称为“校时”。校时是数字钟应该具备的基本功能,要求能对时和分进行校对。对校时电路的设计要求是,在进行小时校正时不影响分和秒计数器的正常计数;同理,进行分校正时不影响秒计数器的正常计数。校正时间的方式有“快校时”和“慢校时”两种, 其中“快校时”是通过校时开关的控制,使校时脉冲进入校时电路,则计数器对校时脉冲计数,当计到需要校正的时间时,再使计数器转入正常计数。“慢校时”是用单脉冲发生器的输出做校时脉冲,通过校时开关的控制,每触发一次输出一个单

11、脉冲,则计数器加1,当计到需要校正的时间时,再使计数器转入正常计数。由此可见,两种校时方式的电路应基本相同,不同的是校时脉冲的产生与控制方式有所区别。图4所示电路为校“时”、校“分”电路。其中S1为校“分”用的控制开关,S2为校“时”用的控制开关,它们的控制功能如表4所示。其中校时脉冲用分频器的10Hz 的输出脉冲,当S1或S2分别为“0”时可进行“快校时”。表4 校时开关的功能S1 S2 功能 1 1 计数 1 0 校分 01校时武汉科技大学数字逻辑课程设计报告 需要注意的是图中所示的校时电路是由与非门构成的组合逻辑电路， 开关 S1 或 S2 为 “0” 或“1”时，可能会产生抖动，必要时

12、还应将其改为去抖动开关电路。 时时时时时时时 时时时时时时时 时 时 1 时 时时时时 时时时 时 时 1 时 时时时时 时时时 时时时时 3.3k +5V S2 时时时时 3.3k S1 时时时时 时4 6整点报时 时时时时 本功能的要求是仿电台整点报时， 每当数字钟计时到整点 （或快要到整点时） 发出音响， 通常按照 4 低音 1 高音的顺序发出间断声响，以最后一声高音结束的时刻为整点时刻。设 4 声低音（约 500Hz）分别发生在 59 分 51 秒、53 秒、55 秒及 57 秒，最后一声高音（约 1kHz） 发生在 59 分 59 秒，它们的持续时间为 1 秒。由此可见，分十位和个位

13、计数器的状态分别为 （QDQCQBQA）M2=0101，（QDQCQBQA）M2=1001；秒十位计数器的状态为（QDQCQBQA）S2=0101。秒 个位计数器 QDS1 的状态可用来控制 1kHz 和 500Hz 的音频。 5 列出了秒个位计数器的状态。 表 表5 CP/秒 50 51 52 53 54 55 56 57 58 59 00 秒个位计数器的状态 QCS 0 0 0 0 1 1 1 1 0 0 0 6 QDS 0 0 0 0 0 0 0 0 1 1 0 QBS 0 0 1 1 0 0 1 1 0 0 0 QAS 0 1 0 1 0 1 0 1 0 1 0 功能 鸣低音 停 鸣低

14、音 停 鸣低音 停 鸣低音 停 鸣高音 停 武汉科技大学数字逻辑课程设计报告 只有当 QCM2QAM2=11, QDM1QAM1=11, QCS2QAS2=11 及 QAS1=1 时，音响电路才能工作。整点报 时的电路如图 5 所示，这里采用的都是 TTL 与非门。 QAM2 QCM2 QAM1 QDM1 1 QAS2 QCS2 QAS1 1 音 响 电 路 1kHz 1 秒个位QDS1 1 图5 整点报时电路 500Hz 7定时控制 定时控制电路要求数字钟在规定的时刻驱动音响电路时行“闹时”，要求时间准确，即 信号的开始时间与持续时间必须满足规定的要求。例如要求上午 7 点 59 分发出闹时

15、信号， 持续时间为 1 分钟。7 点 59 分对应数字钟的时十位计数器的状态为（QDQCQBQA）H2=0000，时 个位计数器的状态为（QDQCQBQA）H1=0111，分十位计数器的状态为（QDQCQBQA）M2=0101，分 个位计数器的状态为（QDQCQBQA）M1=1001。若将上述计数器输出为“1”的所有输出端经过 与门电路去控制音响电路，可以使音响电路正好在 7 点 59 分响，持续 1 分钟（即 8 点时） QA QB QC +5V 时个位 M +5V RL 3.3k Z 22 1k 3DG12 QA 分十位 QB QC 分个位 QD 74LS00 1kHz 74LS03 74LS20 音 响 电 路 8 图6 定时电路 停响。所以闹时控制信号 Z 的表达式为 Z=（QCQBQA）H1·（QCQA）M2·（QDQA）M1·M 7 武汉科技大学数字逻辑课程设计报告 式中 M 是时个位计数器向十位计数器的进位，为 1 时是上午，为 0 则是下午，在这里 M 应为 1。故应在时个位进位脉冲前加一个 74LS04 非门。 由图 6 可见上午 7 点 59 分时，音响电路的晶体管导通