数字钟的设计与制作(课设)

1、 课程设计(论文 说明书题 目： 数字钟的设计与制作 院 （系）： 电子工程与自动化学院 专 业： 学生姓名： 学 号： XXXXXXXXXX 指导老师： 2011 年 1 月 20 日内容摘要：时间是人类用以描述物质运动过程或事件发生过程的一个参数，确定时间，是靠不受外界影响的物质周期变化的规律。例如月球绕地球周期，地球绕太阳周期，地球自转周期，原子震荡周期等。过去，人们日常生活中的计时方法有很多，如：以季节“春夏秋冬”变化作为一年，以月亮的圆缺作为一个月，以太阳东升西落为一天等。过去的计时工具从“日晷”、“沙漏”到机械手表，而后到当今的数字钟、数字表等，人类对日间的计数越来越精确，我们的生

2、活里安排着许许多多日程，可见时间的计量与人们的生活密切相关。数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，已得到广泛的使用。不仅如此它还能同时显示时、分、秒。而且能对时、分、秒准确校时，这是普通钟所不及的。另外，数字钟可以实现声音报时，定时闹铃等，与旧式钟表相比它更适用于现代人的生活。本次课设为数字钟的设计与制作，其大部分涉及到课程中所学的数电知识，与当今数字时代的电子发展业密切相关，对往后的学习将有很大的帮助。关键字：数字钟 校时 时间显示 定时目录1. 设计任务与目的 . . 4 2. 设计功能要求 . 4

3、3. 电路设计 . . 43.1设计方案论证和选择 . . 43.2系统框图 . . 5 3.3单元电路的设计 . . 6 3.3.1 振荡电路 . . 6 3.3.2 计数电路. 7 3.3.3译码与显示电路 . . 8 3.3.4 整点报时电路 . 9 3.3.5 按键清零计时电路. 9 3.4 总体电路工作原理描述 . 10 4. 电路的组装与调试 . . 10 5. 电路的评价 . . 11 6. 总结 . . 11 致 谢 . 12 参考文献 . . 12 附录 . . 131. 设计任务与目的：设计一种多功能数字钟，该数字钟具有基本功能和扩展功能两部分。其中，基本功能部分的有准确计

4、时，以数字形式显示时、分、秒的时间和校时功能。扩展功能部分则具有：仿广播电台正点报时功能。通过对本次设计制作的实践，更好的掌握课本内的理论知识，应用知识解决日常生活的问题。2. 功能要求 理论功能要求：1）时间以24小时为一周期； 2）显示时，分，秒；3）计时过程中有整点报时功能； 4）可对小时，分钟单独校时；5）为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号. 实际功能要求：（由于受器材经费限制） 1）设计晶振振荡电路作为时钟源电路； 2）设计一个60进制或24进制计数电路；3）设计用两位数码管显示时（24进制）或分（60进制）或秒（进制）； 4）计时过程中有整点报时功能；3电路

5、设计3.1 设计方案论证和选择：方案一：采用可用中小规模集成电路实现采用逻辑电路设计可实现具有：日、时、分、秒计时功能和多点定时功能，电路通过计数时钟脉冲具有自动更新秒的显示，纯属硬件设计无需程序干预。方案二：EDA 技术实现采用EDA 作为主控器控制外围电路进行电压，时钟控制、键盘和LED 控制。此方案逻辑电路复杂，且灵活性较低，不利于各种功能的扩展，在对电路进行检测时比较困难。 方案三：单片机编程实现通过利用单片机内部定时计数器实现计时，软件设置I/O作为数码管或液晶显示信号输出，时间校准按键输入。软件实现的电子钟具有编程灵活，并便于功能的扩展。综合比较上述各方案，就现在的知识水平且采用中

6、小规模集成电路作为最终选择方案。3.2 系统框图理论功能要求设计系统框图： 图1 实际功能要求设计系统框图：（设计秒计数60进制） 图23.3 单元电路的设计对于各单元电路的设计方案将有不同的几种，其不同的方案采用的器件均有所不同，下面将一一分析各单元电路方案的实现与特点比较。3.3.1 振荡电路振荡电路主要是产生1Hz 时钟供秒的个位计数器作为时钟触发信号，同时也供一个声音频率（一般1kHz 左右）给报时电路作为扬声器驱动信号。方案一：采用555芯片产生1kHz 后做千分频输出1Hz 时钟，如下图： 图3由于555是利用电容的充放电产生矩形波时间误差较大，需通过产生高频繁波形从而减少误差，但

7、这样就必须另外加分步电路做分频，这样增加了制作的成本。方案二：采用石英晶振电路产生稳定的时钟后做分频具体：采用CD4060（由一振荡器和14级二分频电路组成）接值为32.768kHz 的晶振产生2Hz 时钟后通过用CD4013构成二分频电路，总体将32.768kHz 做15级二分频最终产生1Hz 时钟。公式为：32768÷215=1（Hz ）下图为CD4060的芯片管脚与功能说明：CPI ：时钟输入端CP0：时钟输出端CP0:反相时钟输出端Q4Q10,Q12Q14:计数器输出端 图46图5两方案比较：通过555芯片产生的时钟周期与RC 电路值有关容易产生较大的误差且需要使用3块十进制

8、芯片构成千分频电路，而通过CD4060产生的时钟周期只与晶振的谐振频率有关可以产生稳定精确的时钟信号且仅需再加1块二分频芯片即可实现，综合考虑最终选择采用方案二。3.3.2 计数电路计数电路主要是通过用同步或异步十进制计数器（或其它进制）级联构成24进制或60进制计数器。通过使用不同的进制有以下几种方案：方案一：同步十进制计数器74LS160实现，如下图： 图6a. 同步级联（60进制） 图6b. 异步级联（60进制） 从图可看出，无论通过74LS160采用同步级联还是异步级联，要构成60进制（24进制同理）都需要增加外部的逻辑门电路才可实现。以已类推采用74LS192也是如此。方案二：采用内

9、部集成有双输入与门的双输入清零端74LS90(异步十进制 和74LS92（异步六进制）构成60进制计数器（24进制同理），如下图： 7 图7a. 24进制 图7b. 60进制由于74LS90和74LS92都是下降沿触发，如上图将低级电路的Q3端联至高级的时钟端即可在低级的溢出时(即，从9到0 的下降沿触发高一级，实现进位时钟。从上图发现由于74LS90和74LS92内部集成有双输入与门的双输入清零端，所以不需要外加逻辑门电路即可通过清零反馈方法构成24或60进制的计数器电路。综合比较可发现，采用74LS90和74LS92构成计数器节省了外加逻辑门的必要，成本更低，所以采用方案二设计计数电路。下

10、表为74LS92的真值表。3.3.3 译码与显示电路由于计数器构成的扩展进制数多为BCD 码输出形式，所以显示宜采用由七段数码管译码器驱动器（驱动共阳数码管的74LS47和驱动共阴数码管的74LS48）驱动数码管作为显示。如下图为采用74LS48驱动共阴数码管。参考数电课本P182页可知，74LS48除了ag 7段驱动输出外还有3个附加控制端用于扩展电路。其中，3管脚LT 为灯测试输入，当LT =0时，驱动输出端均为高电平。4管脚BI /RBO 为灭灯输入/灭零输出端，作为输入端使用时，称灭灯输入控制端，BI =0时，驱动数码管的各段同时熄灭。作为输出端使用时，称为灭零输出端，只有当A=B=C

11、=D=0,和灭零输入端RBI =0时，RBO 输出低电平。5管脚RBI 为灭零输入端。当RBI =0时，只要A=B=C=D=0时，即输入BCD 码值为0时驱动输出端均为低电平，将0值不显示。电路的的驱动如右图，将3个控制端均接高电平，使其为无效，即不使用扩展电路。图8 8 3.3.4 整点报时电路整点报时电路的功能的实现是仿照广播电台的报时声音，以下是仿广播的要求：1）每当数字钟计时快到整点时发出响声；2）通常按时4低音1高音的顺序发出间断的响声；3）以最后一声高音的结束时刻为整点时刻。设4声低音（由CD4060的Q6脚输出的512Hz 频率提供）分别发生在51秒，53秒，55秒，57秒；最后

12、一声高音发生在59秒。分析声响的控制可得，有报时响声时应该满足以下条件： 只有当秒的十位为5且当秒的个位为奇数时才响； 当秒小于59时为低音，等于59秒时为高音。分析计数器的BCD 码（Q3 Q2 Q1 Q0）可知：低音时的输出为:十秒的Q2=1且Q0=1（5）；个秒的Q3=0且Q0=1（奇数）。 高音时的输出为：十秒的Q2=1且Q0=1（5）；个秒的Q3=1且Q0=1（9）。 经过逻辑真值表分析和卡诺图运算最终得出的逻辑电路图如下： 图9图9中4输入与非门（74LS20）U7A 和非门（74LS04）U9A 构成的电路实现的是第1个条件的检验；而2输入与非门（74LS00）U8A 、U8B

13、、U8C 和非门（74LS04）U9B 构成的电路实现第2条件的检验。其中分别供给扬声器1024Hz 和512Hz 频率产生高音和低音。可见当sec0Q3=1（秒的个位）时即（Q3 Q2 Q1 Q0=1 0 0 1）为9时，频率为1024Hz 的信号可以通过U8C 直到U10C ，而512Hz 的信号无法通过U8A 。相反，当sec0Q3=0时是512Hz 信号通过U8A 到U10C ，而1024Hz 信号无法通过。从而实现根据秒的状态来切换响声的高低音。3.3.5 按键清零计时电路按键清零计时主要是实现让设计的60进制的计数器又从0开始计时，通过在74LS90和74LS92的清零端接按键即可

14、实现，电路如下图： 9图10如图10，用了滤波电容C3去除按键抖动，另外通过100欧电阻R3和C3产生的RC 电路可让在上电瞬间C3两端同为VCC 电压，即MRx 端为高电平，而后C3充电由下拉电阻R3将MRx 端拉为低电平，从而实现上电清零功能。 应注意的是，由于用的是TTL 芯片，下拉电阻R3不能太大，否则MRx 将无法被拉低，计数器将会一直处于清零状态。3.4总体电路工作原理描述通过上述的单元电路分析最终的方案参见附录中的图11总体电路原理图。图中的时钟振荡电路采用的是CD4060和CD4013构成15级二分频电路，接32.768kHz 晶振通过CD4060内部振荡电路产生32.768k

15、Hz 频率后，做15级的二分频最终输出1Hz 的时钟信号供给秒计数器。计数部分时通过使用10进制计数器74LS90和6进制74LS92串行构成60进制的秒计数器。其中74LS90的Q3端接至74LS92的时钟输入A 端，当74LS90由9到0时将对74LS92的时钟A 端产生一个下降沿对其进行触发，从而实现低位向高位的进位。显示译码电路由共阴数码管和74LS48构成。报时电路详解如：3.3.4 整点报时电路的描述，不再重述。其中U9A 、U9B 、U9C 、U8D 为利用与非门构成非门，目的是为了充分使用芯片的门资源，方便PCB 的布线。清零计时电路的描述详见上述的过程，在此不重复。4. 电路

16、的组装与调试该电路的制作为双面板电路，之所以做双面板是为了让器件的布局紧凑与美观。做双面板时最为关键的程序为熨墨时顶层与底层的对位，可先熨好底面（往往底层的布线比顶层的布线多且有铺铜）然后在靠近板边缘的四个角处钻4个孔，通过在孔上补穿针来定位好PCB 纸即可。调试过程用到的主要仪器为：数字万用表、信号发生器、示波器、仿真器等。调试过程遇到的问题与解决方法如下所述。10 主体电路主要为时钟源电路和计数器电路及译码显示电路。 时钟源电路： 可能遇到的问题：振荡电路 CD4060 没有起振输出时钟信号。 分析原因：主要是晶振部分出问题，可能是元件（如电容或晶振）已坏。 可能是 CD4060 的第 1

17、0,11 脚短地，12 脚不拉低。 计数电路： 可能遇到问题：时钟而不走 原因及解决方法： 可能是清零端没能被下拉阻拉低， 应使用更小阻值的电阻。 显示电路： 可能遇到问题：数码管部分段没显示 原因及解决方法：最可能是由于电路的短地或虚焊引起，用万用表检测线路 的连接好坏情况，对不良的焊接点重新焊接。 整点报时电路： 可能遇到问题：扬声器不响或声音太小 原因及解决方法：扬声器不响则可能是报时逻辑门电路的连接问题或是声音 信号线（1024Hz 和 512Hz 信号线）问题，应该检查逻辑芯片的工作情况及导线 的焊接。 按键清零电路： 可能遇到问题：计数器不走一直处于0状 原因及解决方法：可能是由于

18、下拉电阻过大或滤波电容内部短路使计数器清 零端处高电平，应该检查滤波电容好坏，换阻值更低的下拉电阻。 5. 电路的评价 本电路作 60 进制计数器的设计采用 74LS90 和 74LS92 利用了 74LS92 的输 出低三端（Q2 Q1 Q0）本身为 6 进制的特点节省了外加逻辑门简洁了连线的复 杂性。电路加了按键清零电路，能实现上电清零的功能。振荡电路采用晶振电路 使时钟信号具有一定的精确性与稳定性。 改进意见：由于设计一个完整的时钟系统将需要使用 6 个数码管和 6 个译码 芯片，这样加大了成本。显示部分电路可能试着采用动态扫描显示的方案。只需 用一个译码芯片加 3 块寄存芯片（74LS

19、273）通过 CD4060 引一个 512Hz 的扫描 时钟通过逻辑门设计出一个动态显示的电路。 6. 总结收获体会 经过本次的课设，数字钟的设计与制作，本人的动手实践能力有了进一步的 提高，从仿真软件 Multisim 的使用与仿真，到各种芯片使用手册（计数器，分 频器，振荡电路）文档的搜索与查阅，再到原理图的设计与 PCB 的布线，最终 到电路板的制作与调试， 整个过程中通过不断发现问题与解决问题从中收获了不 少经验。仿真过程也意识到了 Multisim 软件的一些漏洞，如：74LS160 的触发方 式错认为了下降沿触发， 74LS92 的仿真波形并不是 6-12 进制而成了 4 二进制等。 这是往后作仿真时应该注意的问题。从调板中意识到，做 PCB 时应该注意线与 线之间的距离不应太近， 铺铜时注意其与导线间距的设置。 调板的顺序也很重要， 应该以信号的流程线为次序，一级一级的调，根据当前电路存在的问题去分析原 因， 然后测试对应端点的状态 （如电压的高低情况） 对不正常的地方做改进 ， （在 原理图无误的情况下，问