ch若干典型的时序逻辑集成电路ppt课件

1、6.5 若干典型的时序逻辑集成电路若干典型的时序逻辑集成电路6.5.1 寄存器和移位寄存器寄存器和移位寄存器6.5.2 计数器计数器6.5 若干典型的时序逻辑集成电路若干典型的时序逻辑集成电路1 1、寄存器、寄存器6.5.1 寄存器和移位寄存器寄存器和移位寄存器寄存器寄存器:是数字系统中用来是数字系统中用来存储代码存储代码或或数据数据的逻辑部的逻辑部件。它的主要组成部分是件。它的主要组成部分是触发器触发器。 一个触发器能存储一个触发器能存储1位二进制代码，存储位二进制代码，存储 n 位二进位二进制代码的寄存器需要用制代码的寄存器需要用 n 个触发器组成。寄存器实际个触发器组成。寄存器实际上是若

2、干触发器的集合。上是若干触发器的集合。 1 1D C 1 C P 1 O E 1 E Q0 1 1D C 1 E Q1 1 1D C 1 E Q7 D0 D1 D7 8位位CMOS寄存器寄存器74HC374脉冲边沿敏感的寄存器脉冲边沿敏感的寄存器 1 1D C 1 C P 1 O E 1 E Q0 1 1D C 1 E Q1 1 1D C 1 E Q7 D0 D1 D7 8位位CMOS寄存器寄存器74HC/HCT37411111101118位位CMOS寄存器寄存器74LV374高阻HHH高阻LLH存入数据，禁止输出HHL对应内部触发器的状态LLL存入和读出数据Q0Q7DNCP输出内部触发器输

3、入工作模式OE1nNQ2、移位寄存器、移位寄存器 移位寄存器是既能寄存数码，又能在时钟脉冲的作移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。用下使数码向高位或向低位移动的逻辑功能部件。按移动方式分按移动方式分单向移位寄存器单向移位寄存器双向移位寄存器双向移位寄存器左移位寄存器左移位寄存器移位寄存器的逻辑功能分类移位寄存器的逻辑功能分类移位寄存器的逻辑功能移位寄存器的逻辑功能右移位寄存器右移位寄存器 1D Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO FF3 FF0 FF1 FF2 (1) (1) 基本移位寄存器

4、基本移位寄存器（a a）电路）电路串行数据输入端串行数据输入端串行数据输出端串行数据输出端并行数据输出端并行数据输出端D3=Qn2D1=Q0nD0=DSIQ0n+1=DSIQ1n+1 =D1 = Q0nQ2n+1 =D2 =Qn1Q3n+1 =D3 = Qn22、写出激励方程：、写出激励方程：3、写出状态方程：、写出状态方程：(b). (b). 工作原理工作原理 1D Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO FF0 FF1 FF2 FF3 D2=Qn1D0 D2 D1 D3 1 0 1 1 0 1 1 0 1 1 0 00 0 0 0 0 0 0

5、FF0 FF1 FF2 FF31CP 后后2CP 后后3CP 后后4CP 后后1101 1 Q0n+1=DSIQ1n+1 = Q0nQ2n+1 =Qn1Q3n+1 =Qn2 1D Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO FF0 FF1 FF2 FF3 1011D0 D2 D1 D3 Q0 Q1 Q2 Q3 DSI =11010000,从高位开始输入从高位开始输入 DSI CP 1 1 0 1 1 2 4 3 5 6 8 7 0 0 0 0 0 DSI =11010000,从高位开始输入从高位开始输入 串串行行输输出出 并并行行输输出出DPO 经过

6、经过4个个CP脉冲作用后，从脉冲作用后，从DS 端串行输入的数码就可以端串行输入的数码就可以从从Q0 Q1 Q2 Q3并行并行输出。输出。 串入串入并出并出 经过经过7个个CP脉冲作用后，从脉冲作用后，从DSI 端串行输入的数码就可以端串行输入的数码就可以从从DSO 端串行输出。端串行输出。 串入串入串出串出 Q0 Q1 Q2 Q3(DSO) （2 2）典型集成电路）典型集成电路8 8位移位寄存器位移位寄存器74HC/HCT164 1D C1 R 1 1 1 1 1 Q0 1D C1 R 1 Q1 1D C1 R 1 Q7 CP CRDSA DSB & 内部逻辑图内部逻辑图2. 多功能

7、双向移位寄存器多功能双向移位寄存器 D0 FF0 D1 FF1 D2 FF2 D3 FF3 并并行行输输入入 并并行行输输出出 右右移移串串行行输输入入（DIR） 左左移移串串行行输输出出（DOL） 右右移移串串行行输输出出（DOR） 左左移移串串行行输输入入（DIL） Q0 Q1 Q2 Q3 多功能移位寄存器工作模式简图多功能移位寄存器工作模式简图（1）工作原理）工作原理高位移向低位高位移向低位-左移左移低位移向高位低位移向高位-右移右移 1D C1 1D C1 FFm 0 1 3 2 1 0 MUX MUXm Dm1 Dm FFm1 1D C1 FFm+1 Dm+1 Dm CP S1 S0

8、 Qm1 Qm Qm+1 实现多种功能双向移位寄存器的一种方案实现多种功能双向移位寄存器的一种方案( (仅以仅以FFm为例为例) )nmnmQQ11 nmnmQQ11 mnmDQ 1S1S0=00S1S0=01高位移高位移向低位向低位S1S0=10S1S0=11nmnmQQ 1并入并入不变不变低位移低位移向高位向高位（2）典型集成电路）典型集成电路CMOS 4位双向移位寄存器位双向移位寄存器74HC/HCT194 1S C1 FF0 S1 1 & 1R R 1 DSR 1 S0 1 1 1 & & & 1 DI0 & & & &

9、1 DI1 & & & & 1 DI2 & & & & 1 DI3 1 DSL 1 D0 D0 CP 1 1S C1 FF1 1R R 1 1 D1 D1 1S C1 FF2 1R R 1 1 D2 D2 1S C1 FF3 1R R 1 1 D3 D3 CR 1 1 Q0 1 Q1 1 Q2 1 Q3 Q0 Q1 Q2 Q3 双向万能移位寄存器双向万能移位寄存器74LS194oS0,S1:工作模式选择nS1S000，保持，保持nS1S001，右移，右移nS1S010，左移，左移nS1S011，并行输入，并行输入oCLEAR: 清

10、零，低电平时所有触发器复位清零，低电平时所有触发器复位oDIR：右移串行输入：右移串行输入oDIL：左移串行输入：左移串行输入并行数据输出并行数据输出1SDRCLKIRDILDQ0Q1Q2Q33D2D1D0D0S74LS1941S0SDRCLK74HCT194 的功能表的功能表 10 nQ11 nQ12 nQ13 nQCRnQ0nQ1nQ2nQ3nQ1nQ2nQ0nQ1nQ2nQ3nQ1nQ2nQ37D3D2D1D0DI3*DI2*DI1*DI0*HHH6H HLHH5LLLHH4HHHLH3LLHLH2LLH1LLLLLDI3DI2DI1DI0左左移移DSL右右移移DSRS0S1行行并行输入

11、并行输入时时钟钟CP串行输串行输入入控制信控制信号号清清零零输输 出出输输 入入nQ0nQ1nQ2双向万能移位寄存器双向万能移位寄存器74LS194的级联的级联d0d1d2d3011SDRCLKIRDILD0Q1Q2Q3Q3D2D1D0D0S74LS1941SDRCLKIRDILD0Q1Q2Q3Q3D2D1D0D0S19474LS1S0SDRCLK并行数据输出并行数据输出并行数据输入并行数据输入右移串右移串行输入行输入左移串左移串行输入行输入移位寄存器构成的移位型计数器移位寄存器构成的移位型计数器 1. 环形计数器环形计数器 环形计数器的特点：环形计数器的特点： 电路简单，电路简单，N位移位寄

12、存器可以计位移位寄存器可以计N个数，实现模个数，实现模N计数器。状态为计数器。状态为1的输出端的序号等于计数脉冲的个数，通常不需要译码电路。的输出端的序号等于计数脉冲的个数，通常不需要译码电路。0Q1QS3D2D1D0D2Q3Q74194SRDCPDSLSRD01111000START0Q31000Q0100Q2Q001010001移位寄存器构成的移位型计数器移位寄存器构成的移位型计数器 1. 环形计数器环形计数器环形移位计数器构成彩灯控制电路环形移位计数器构成彩灯控制电路 图中图中555多谐振荡器构成时钟源多谐振荡器构成时钟源,通过调节信号频率通过调节信号频率,控制彩灯控制彩灯移动的快慢。电

13、阻移动的快慢。电阻R2和电容器和电容器C1构成微分电路构成微分电路,起到上电置数的起到上电置数的作用作用,给右移环形计数器置数。给右移环形计数器置数。100000000100000000100000000100000000100000000100000000100000001 两片两片74LS194分别接成分别接成4位右移环形计数器和位右移环形计数器和4位左移环形计数位左移环形计数器。接通电源器。接通电源,74LS194的输出从左至右的输出从左至右,将循环经过将循环经过10000001010000100010010000011000这这4种状态种状态,灯光从两边灯光从两边向中间进行流水循环。向

14、中间进行流水循环。2扭环形计数器扭环形计数器为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。 一般来说，一般来说，N位移位寄存器可以组成模位移位寄存器可以组成模2N的扭环形计数器，只需将末级的扭环形计数器，只需将末级输出反相后，接到串行输入端。输出反相后，接到串行输入端。QD1SR013SQQSSLD74194DRDDCPQ02D1D32010清零1Q100000012QQ00000300111Q11000111111011112、计数器的分类计数器的分类按脉冲输入方式，分为同步和异步计数器按脉冲输入方式，分为同步和异步计数器按进

15、位体制，分为二进制、十进制和任意进制计数按进位体制，分为二进制、十进制和任意进制计数器器按逻辑功能，分为加法、减法和可逆计数器按逻辑功能，分为加法、减法和可逆计数器概概 述述1、计数器的逻辑功能计数器的逻辑功能 计数器的基本功能是对输入时钟脉冲进行计数。它计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。数字运算等等。6.5.2 计计 数数 器器同步计数器同步计数器异步计数器异步计数器加计数器加计数器减计数器减计数器可逆计数器可逆计数器二进制计数器二进制计数器非二进制计数器非二进制计数器 十

16、进制计数器十进制计数器 任意进制计数器任意进制计数器加计数器加计数器减计数器减计数器可逆计数器可逆计数器二进制计数器二进制计数器非二进制计数器非二进制计数器 十进制计数器十进制计数器 任意进制计数器任意进制计数器(1) 异步二进制计数器异步二进制计数器-4位异步二进制加法计数器位异步二进制加法计数器 工作原理工作原理 FF0 R CR Q0 1 FF1 R FF2 R FF3 R 1 CP Q1 Q2 Q3 1 1 1 1 Q0 Q0 Q1 Q1 Q2 Q2 Q3 Q3 C C C C 1、 二进制计数器二进制计数器 CP 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

17、 16 Q2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 Q0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 Q1 1 1 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 Q3 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 结论结论:CPQff210 CPQff411 CPQff812 计数器的功能：不仅可以计数也可作为分频器计数器的功能：不仅可以计数也可作为分频器。CPQff1613 Q0 CP Q1 Q2 Q3 1 2 3 4 5 6 7 8 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0

18、0 0 0 1 1 1 1 9 10 11 12 13 14 15 16 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1tpd 2tpd 3tpd 4tpd 4tpd 如考虑每个触发器都有如考虑每个触发器都有1tpd的延时，电路会出现什么问题？的延时，电路会出现什么问题？异步计数脉冲的最小周期异步计数脉冲的最小周期 Tmin=n tpd。（。（n为位数）为位数） 典型集成电路典型集成电路 中规模集成电路中规模集成电路74HC/HCT393中集成了两个中集成了两个4

19、位异步位异步二进制计数器在二进制计数器在 5V、25工作条件下，工作条件下，74HC/HCT393中每级触发器的传输延迟时间典型值为中每级触发器的传输延迟时间典型值为6ns。 1CP 1 2 1 1crRR 1Q0 1Q1 1Q2 1Q3 3 4 5 6 2CP 13 12 2 2crR 2Q0 2Q1 2Q2 2Q3 11 10 9 8 74HC/HCT393的逻辑符号的逻辑符号Q0在每个在每个CP都翻转一次都翻转一次Q1仅在仅在Q0=1后的下一个后的下一个CP到来时翻转到来时翻转FF0可采用可采用T=1的的T触发器触发器FF1可采用可采用T= Q0的的T触发器触发器Q3仅在仅在Q0=Q1=

20、Q2=1后的下后的下一个一个CP到来时翻转到来时翻转FF2可采用可采用T= Q0Q1T的触发的触发器器Q2仅在仅在Q0=Q1=1后的下一个后的下一个CP到来时翻转到来时翻转FF3可采用可采用T= Q0Q1Q2T的的触发器触发器4位二进制计数器状态表0000016111111500111140101113000111201101110010110010019000018011107001106010105000104011003001002010001000000Q0Q1Q2Q3进位输出电路状态计数顺序(2)二进制同步加计数器二进制同步加计数器 FF0 1D C1 T0=CE CE Q0 CP

21、= FF1 1D C1 T1=Q0CE Q1 = FF2 1D C1 T2=Q1Q0CE Q2 = FF3 1D C1 T3=Q2Q1Q0CE Q3 = & & & Q0 Q1 Q2 Q3 1 1 4位二进制同步加计数器逻辑图位二进制同步加计数器逻辑图CE=0保持不变保持不变CE=1计数计数 CEQQQQQQTCEQQQQTCEQQTCET0120123010120010 Q0 CP Q1 Q2 Q3 1tpd 4位二进制同步加计数器时序图位二进制同步加计数器时序图 D0 & 1 & 1 & 1 F F0 1 D C 1 R Q Q = &

22、; & & 1 F F1 1 D C 1 R Q Q = & & & 1 F F2 1 D C 1 R Q Q = & & & 1 F F3 1 D C 1 R Q Q = = 1 1 Q0 1 Q1 1 Q2 1 Q3 1 TC D1 1 D2 1 D3 1 & 1 1 1 1 1 C E T C EP P E C P C R (2)典型典型 集成计数器集成计数器74LVC1612选选1数据选择器数据选择器(a) 外引线排列图；外引线排列图； (b) 逻辑符号逻辑符号 74LS161型四位同步二进制计数器型四位同步二进制

23、计数器D0D1D3D2UCC:16 GND:8CEPCETCPPECR34561112131415Q0Q3Q1Q2TC74LS161710291D01CP234TC5D36CEP7GND8911101213141516+UCC74LS161PED1D2CETQ0Q3Q1Q2CR(a)(b)74LVC161逻辑功能表逻辑功能表（异步清零，同步置数）（异步清零，同步置数）输输 入入输输 出出清零清零预预置置使能使能时时钟钟预置数据输入预置数据输入计计 数数进进位位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCLLLLLLHLD3D2D1D0D3D2D1D0*HHL保保持持*HHL保保持持*H

24、HHH计计数数*PECRCR的作用？的作用？PE的作用？的作用？TC=CETQ3Q2Q1Q0(2)(2)时序图时序图 CR PE CP CEP CET Q0 Q1 Q2 Q3 TC 计数计数 保持保持 异步清零异步清零 同步同步预预置置 D3 D0 D1 D2 TC=CETQ3Q2Q1Q0例例6.5.1 试用试用74LVC161构成模构成模216的同步二进制计数器。的同步二进制计数器。 LD PE D0 D1 D2 D3 CEP CET CP TC IC0 CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 Q0 Q1 Q2 Q3 CE CLK RESET PE D0 D1 D2 D3 CE

25、P CET CP TC IC1 CR Q0 Q1 Q2 Q3 D4 D5 D6 D7 Q4 Q5 Q6 Q7 PE D0 D1 D2 D3 CEP CET CP TC IC2 CR Q0 Q1 Q2 Q3 D8 D9 D10 D11 Q11 Q8 Q9 Q10 PE D0 D1 D2 D3 CEP CET CP TC IC3 CR Q0 Q1 Q2 Q3 D12 D13 D14 D15 Q15 Q12 Q13 Q14 16116374LS163: 4位同步二进制加计数器。（同步清零，同步置数）位同步二进制加计数器。（同步清零，同步置数）161 CLOCK163 CLOCK（补充）（补充）4位二

26、进制同步可逆计数器位二进制同步可逆计数器74191LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419141235671516Vcc741918910111214133D0Q1GNDD1EN D/UQ3Q2QD2LDMAX/MINRCOCP0D0111LD预置预置100EN使能使能01D/ U加加/减控制减控制CP时钟时钟d3 d2 d1 d0 D3 D2 D1 D0预置数据输入预置数据输入d3 d2 d1 d0保保 持持计计 数数计计 数数Q3 Q2 Q1 Q0输输 出出工作模式工作模式异步置数异步置数数据保持数据保持加法计数加法计数减法计数减法计数74191的功能

27、表的功能表异步二异步二-十进制计数器（十进制计数器（74HC/HCT390） CP1 CP0 CR 1 1 FF0 C R 1 Q0 Q1 Q2 Q3 1 1 1 1 C R C R & FF1 FF2 FF3 C R 1 1 1 1 1 1 1 1 1 将图中电路按以下两种方式连接：将图中电路按以下两种方式连接：试分析它们的逻辑输出状态。试分析它们的逻辑输出状态。0CP1CP接计数脉冲信号，将接计数脉冲信号，将Q0与与相连；相连；（1）1CP0CP接计数脉冲信号，将接计数脉冲信号，将Q3与与相连相连（2）2、 非二进制计数器非二进制计数器两种连接方式的状态表两种连接方式的状态表计数顺

28、序计数顺序连接方式连接方式1（8421码）码）连接方式连接方式2（5421码）码）Q3Q2Q1Q0Q0Q3Q2Q10000000001000100012001000103001100114010001005010110006011010017011110108100010119100111003 3集成十进制计数器举例集成十进制计数器举例（1 1）84218421BCD码同步加法计数器码同步加法计数器74160741603Q2QETCP0D1D2D3DRCO1Q0Q74160EPRDDL41235671516CPD0D1D2GNDQ3Q2Q1Vcc74160891011121413RD3DDL

29、EPETQ0RCO01111RD清零清零0111LD预置预置 0 01 1EP ET使能使能CP时钟时钟 d3 d2 d1 d0 D3 D2 D1 D0预置数据输入预置数据输入0 0 0 0d3 d2 d1 d0保保 持持保保 持持十进制计十进制计 数数Q3 Q2 Q1 Q0输出输出工作模式工作模式异步清零异步清零同步置数同步置数数据保持数据保持数据保持数据保持加法计数加法计数7416074160的功能表的功能表（2 2）二）二五五十进制异步加法计数器十进制异步加法计数器7429074290二进制计数器的时钟输入端为二进制计数器的时钟输入端为CP1 1，输出端为，输出端为Q0 0；五进制计数器

30、的时钟输入端为五进制计数器的时钟输入端为CP2 2，输出端为，输出端为Q1 1、Q2 2、Q3 3。7429074290包含一个独立的包含一个独立的1 1位二进制计数器和一个独立的五进制计数器。位二进制计数器和一个独立的五进制计数器。 如果将如果将Q0 0与与CP2 2相连，相连，CP1 1作时钟输入端，作时钟输入端，Q0 0Q3 3作输出端，则为作输出端，则为84218421BCD码十进制计数器。码十进制计数器。RQC1C1RQC11KCPR1K1J1J1J1J1KQ1KRC1QSS&3Q0Q1QQ220(1)R0(2)R9(1)R9(2)1CPR11& 7429074290

31、的功能：的功能： 异步清零。异步清零。 计数。计数。 异步置数（置异步置数（置9 9）。）。 复位输入复位输入置位输入置位输入时时 钟钟输输 出出工作模式工作模式R0（1） R0（2）R9（1） R9（2）CPQ3 Q2 Q1 Q01 11 10 00 0 0 00 0 0 0异步清零异步清零0 01 11 11 0 0 11 0 0 1异步置数异步置数0 0 0 00 00 0计计 数数计计 数数计计 数数计计 数数加法计数加法计数4123567891011121314GNDVcc74LS2909(1)NC9(2)NC0(1)0(2)21Q3Q0Q1Q2CPCPRRRRS92S91Q3Q0Q

32、2Q1R01R02CP2CP1五进制输出五进制输出计数脉冲计数脉冲输入输入输入计输入计数脉冲数脉冲十分频输出十分频输出(进位输出进位输出)计数状态计数状态计数器输出计数器输出S92S91Q3Q0Q2Q1R01R02CP2CP1 二二. 用集成计数器构成任意进制计数器用集成计数器构成任意进制计数器 例例 用用74LVC161构成九进制加计数器。构成九进制加计数器。 解：九进制计数器应有解：九进制计数器应有9个状态，而个状态，而74 LVC 161在计数过程中在计数过程中有有16个状态。如果设法跳过多余的个状态。如果设法跳过多余的7个状态，则可实现模个状态，则可实现模9计数器。计数器。1 反馈清零

33、法反馈清零法 CP CET CEP CR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 & CP 74LVC161 1 1 1 0010 0110 0000 0101 0100 0011 0001 1000 0111 1001 Q3Q2Q1Q0 异步清零法异步清零法: :适用于具有适用于具有异步清零端异步清零端的集成计数器。的集成计数器。（1）异步清零法）异步清零法小结：小结：（1）异步清零法：异步清零法：N进制有进制有N+1个状态，个状态，第第N+1个状态个状态(N对应的二进制数对应的二进制数)出现时立即清出现时立即清0。1111S92S91Q3Q0Q2Q1R01R02

34、CP2CP1计数器清零计数器清零S92S91Q3Q0Q2Q1R01R02CP2CP1计数器清零计数器清零&.例：画出状态图例：画出状态图,说明它是几进制计数器说明它是几进制计数器.Q2EPD2CPETQ计数脉冲DR1RCO0QQQ11DQLD7416123110D3D0QQ3&6进制计数器进制计数器小结：小结：（1）异步清零法：异步清零法：N进制有进制有N+1个状态，个状态，第第N+1个状态个状态(N对应的二进制数对应的二进制数)出现时立即清出现时立即清0。3Q0010000000011Q0001Q1Q0100201010110例：试分析它是几进制计数器例：试分析它是几进制计数

35、器.12进制计数器进制计数器小结：小结：（1）异步清零法：异步清零法：N进制有进制有N+1个状态，个状态，第第N+1个状态个状态(N对应的二进制数对应的二进制数)出现时立即清出现时立即清0。Q2EPD2CPETQ计数脉冲DR1RCO0QQQ11DQLD7416123110D3D0QQ3&（2）同步清零法）同步清零法同步清零法适用于具有同步清零法适用于具有同步清零端同步清零端的集成计数器。的集成计数器。例：用集成计数器例：用集成计数器74163和与非门组成的和与非门组成的6进制计数器。进制计数器。QDRETEP74163DRCO33QD211QL010QDCPDD1计数脉冲2&0

36、132Q Q Q Q3Q0010000000011Q0001Q1Q010020101小结：小结：（1）异步清零法：异步清零法：N进制有进制有N+1个状态，个状态，第第N+1个状态个状态(N对应的二进制数对应的二进制数)出现时立即清出现时立即清0。（2）同步清零法：）同步清零法：N进制有进制有N个状态，第个状态，第N个状态出现时个状态出现时(N-1对应的二进制数对应的二进制数),需等到下一个需等到下一个CP时钟到来才清时钟到来才清0。2 反馈置数法反馈置数法 CP CET CEP CR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 1 CP 74LVC161 1 1 1 0010

37、0110 0000 0101 0100 0011 0001 1000 0111 Q3Q2Q1Q0 例例 用用74LVC161构成九进制加计数器。构成九进制加计数器。 同步预置数法同步预置数法适用于具有同步预置端的集成计数器。适用于具有同步预置端的集成计数器。方法一：从方法一：从16个状态个状态中找出中找出9个状态个状态若预置计数器初始值若预置计数器初始值Q3Q2Q1Q0=0000（1）同步置数法：）同步置数法： N进制有进制有N个状态；个状态；（2）同步置数计数器，预置初）同步置数计数器，预置初始值的计算方法：始值的计算方法： N=N末末-N初初+1；2 反馈置数法反馈置数法 1001 110

38、1 0111 1100 1011 1010 1000 1111 1110 Q3Q2Q1Q0 CP CET CEP CR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 1 CP 74LVC161 1 1 1 1 1 1 例例 用用74LVC161构成九进制加计数器。构成九进制加计数器。 （1）同步预置数法）同步预置数法适用于具有同步预置端的集成计数器。适用于具有同步预置端的集成计数器。小结：小结：（1）同步置数法：同步置数法：N进制进制有有N个状态；个状态；（2）同步置数计数器，预置初）同步置数计数器，预置初始值的计算方法：始值的计算方法： N=N末末-N初初+1； N=M模数模数

39、-N初初方法二方法二 ：应用：应用TC进位标志进位标志例：画出状态图，说明用集成计数器例：画出状态图，说明用集成计数器74160（同步十进制（同步十进制计数器）计数器）和与非门组成的是几进制计数器。和与非门组成的是几进制计数器。QDRETEP74160DRCO33QD211QL010QDCPDD1计数脉冲200111Q30QQ21Q3Q0101000110111Q0100Q1Q10002100101107进制计数器进制计数器（2）异步预置数法）异步预置数法异步预置数法适用于具有异步预置数法适用于具有异步预置端异步预置端的集成计数器。的集成计数器。例：用集成计数器例：用集成计数器74191和与非

40、门组成的余和与非门组成的余3码码10进制计数器。进制计数器。LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419100计数脉冲&Q30QQ21Q1100011001101001101002Q11011QQQ3010101111001011010001010小结：小结：（1）同步置数法：同步置数法：N进制有进制有N个个状态；状态；(2) 异步置数法：异步置数法：N进制有进制有N+1个状个状态；态； N=N末末-N初初例例6.5.1 试用试用74LVC161构成模构成模216的同步二进制计数器。的同步二进制计数器。 LD PE D0 D1 D2 D3 CEP CE

41、T CP TC IC0 CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 Q0 Q1 Q2 Q3 CE CLK RESET PE D0 D1 D2 D3 CEP CET CP TC IC1 CR Q0 Q1 Q2 Q3 D4 D5 D6 D7 Q4 Q5 Q6 Q7 PE D0 D1 D2 D3 CEP CET CP TC IC2 CR Q0 Q1 Q2 Q3 D8 D9 D10 D11 Q11 Q8 Q9 Q10 PE D0 D1 D2 D3 CEP CET CP TC IC3 CR Q0 Q1 Q2 Q3 D12 D13 D14 D15 Q15 Q12 Q13 Q14 三计数器的级联三

42、计数器的级联( (扩展扩展) )例例 用用74160 74160 （同步十进制加法计数器）（同步十进制加法计数器）组成组成4848进制计数器。进制计数器。方法：（方法：（1 1）先将两芯片采用）先将两芯片采用同步级联方式同步级联方式连接成连接成100100进制进制计数器；（计数器；（2 2）然后再用）然后再用异步清零法异步清零法组成组成4848进制计数器。进制计数器。解：解：因为因为N4848，而，而7416074160为模为模1010计数器，所以要用两片计数器，所以要用两片7416074160构成。构成。3Q2QETCP0D1D2D3DRCO1Q0Q74160(1)EPRDDLD13DD3D

43、CPQ Q00RCO74160(2)L21ETQDQR2DEP1计数脉冲&11两片两片74160（同步十进制计数器）（同步十进制计数器）最大可以实现多最大可以实现多少进制的计数？少进制的计数？三计数器的级联三计数器的级联1、同步级联、同步级联1CLK1计数输入计数输入1EPCDR0Q1Q2Q3Q3D2D1D0DCLKETLD74160 (1)EPCDR0Q1Q2Q3Q3D2D1D0DCLKETLD74160 (2) 例例6.3.4电路的整体电路的整体1G2G进位输出进位输出1CLK1计数输入计数输入进位输出进位输出 例例6.3.4电路的整体置数方式电路的整体置数方式G1EPCDR0Q1

44、Q2Q3Q3D2D1D0DCLKETLD74160 (1)EPCDR0Q1Q2Q3Q3D2D1D0DCLKETLD74160 (2)例：用两片例：用两片74161 74161 （4 4位同步二进制加法计数器）位同步二进制加法计数器）采用采用同同步级联方式步级联方式构成的构成的8 8位二进制同步加法计数器，模为位二进制同步加法计数器，模为161616=25616=256。3Q2QETCP0D1D2D3DRCO1Q0Q74161(1)EPRDDLD13DD3DCPQ Q00RCO74161(2)L21ETQDQR2DEP111计数脉冲清零脉冲0132Q Q Q Q4576Q Q Q Q两片两片74

45、161 （4位二进制加法计数器）位二进制加法计数器）怎样组成怎样组成48进制计数器？进制计数器？2 2、异步级联、异步级联 例：用两片例：用两片74191 (4位二进制同步可逆计数器位二进制同步可逆计数器)采用采用异异步级联方式步级联方式构成构成8位二进制位二进制异步可逆计数器。异步可逆计数器。LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(2)LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(1)计数脉冲D/UENL0132Q Q Q QQ6Q7Q4Q5D 用计数器的进位用计数器的进位/借位输出借位输出RCO作为高作为高位芯片

46、的时钟信号位芯片的时钟信号3 用计数器的输出端作进位用计数器的输出端作进位/借位端借位端 有的集成计数器没有进位有的集成计数器没有进位/借位输出端，这时可根据具体借位输出端，这时可根据具体情况，用计数器的输出信号情况，用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位产生一个进位/借借位。位。例：用两片例：用两片74290采用采用异步级联方式异步级联方式组成的二位组成的二位8421BCD码十进制码十进制加法计数器。加法计数器。 模为模为1010=1003Q2Q1Q0Q74290(1)CP1CP2R0(2)R0(1)R9(1)9(2)RQ0Q12QQ374290(2)CP1CP20(2)RR0

47、(1)9(1)RR9(2)计数脉冲置数脉冲清零脉冲个位输出十位输出01Q2QQ3Q01Q2QQ3Q11689UCC1Q21Q11RD1Q01Q3地地1C02Q32Q22Q12Q02RD2C02C11C1计数计数脉冲脉冲十位十位个位个位&2Q32Q02Q22Q12RD2C12C01Q31Q01Q21Q11RD1C11C0分析如图所示逻辑电路为多少进制计数器；如果不改变电路结构图，分析如图所示逻辑电路为多少进制计数器；如果不改变电路结构图，要实现要实现120进制计数，需要并行置入进制计数，需要并行置入(D3D2D1D0)的二进制数为多少。的二进制数为多少。 (1) 图图6是由两是由两741

48、61构成构成256进制计数进制计数,而并入的二进制数而并入的二进制数 (10101100)2 =（172）10 ， 所以图所以图6实现模为实现模为256-172=84进制计数器。进制计数器。 (2) 如要实现如要实现120进制计数进制计数,则要并入的数为则要并入的数为 （256-120）10=（136）10=（10001000）2 即并行置入为即并行置入为10001000 。N-1=(0101 0011)2=(5X161+3X160)=83N=8474LS16174LS161N=(0101 0011)2=(5X161+3X160)=8374LS16074LS160N=(0101 0011)2=

49、(5X101+3X100)=536.3 时序逻辑电路设计时序逻辑电路设计【例【例6-10】用同步置位法实现用同步置位法实现1010进制计数器（采用进制计数器（采用4 4位二进制计数器位二进制计数器7416174161） 0110 0111 1000 1001 1010 1011 1100 1110 1111 1101 0000 0001 0010 0101 0100 0011 /0 /0 /0 /0 /0 /0 /0 /0 /0 /0 /0 /0 /0 /0 /0 /1 3.用一片用一片74161（4位二进制计数器）位二进制计数器）实现如图实现如图7的状态转移图功能，画出电路连线图。的状态转移

50、图功能，画出电路连线图。解：根据图解：根据图7状态转移图，从状态状态转移图，从状态0000和和1000到下一状态到下一状态分别为分别为0110和和1110，这时没有按照计数器加法规律转移，这时没有按照计数器加法规律转移，。其他状态的转移规律是以加法计数器规律进行。因此用。其他状态的转移规律是以加法计数器规律进行。因此用74161 实现图实现图7功能的电路如下：功能的电路如下：1 1组成分频器组成分频器 前面提到，模前面提到，模N计数器进位输出端输出脉冲的频率是输计数器进位输出端输出脉冲的频率是输入脉冲频率的入脉冲频率的1/1/N，因此可用模，因此可用模N计数器组成计数器组成N分频器分频器。解：

51、解： 因为因为32768=232768=21515，经，经1515级二分频，就可获得频率为级二分频，就可获得频率为1 1Hz的脉冲的脉冲信号。因此将四片信号。因此将四片7416174161级联，从高位片（级联，从高位片（4 4）的）的Q2 2输出即可。输出即可。例例6.3.26.3.2 某石英晶体振荡器输出脉冲信号的频率为某石英晶体振荡器输出脉冲信号的频率为3276832768Hz，用，用7416174161组成分频器，将其分频为频率为组成分频器，将其分频为频率为1 1Hz的脉冲信号。的脉冲信号。1DET1D31RCOD102LDQ3Q01CPD3DQDDQD74161(4)RCOQDRCOL

52、0CPD13101QRQD3DEPQ2D2DDCP1CPR023RD74161(2)Q QRQQETD74161(3)2121D00QEP31ETET1Q21D=32768HzRCODD0EPQD=1Hzf1EPf1174161(1)DLQ32L321421221211521四、集成计数器的应用四、集成计数器的应用( (其它应用其它应用) )2、序列信号发生器、序列信号发生器2 2组成序列信号发生器组成序列信号发生器序列信号在时钟脉冲作用下产生的一串周期性的二进制信号。例：试分析用例：试分析用74161及门电路构成的序列信号发生器。及门电路构成的序列信号发生器。其中其中74161与与G1构成了

53、一个模构成了一个模5计数器。计数器。 ，因此，这是一个，因此，这是一个01010序列信号发生器，序列长度序列信号发生器，序列长度P=5。20QQZ 3Q2QETCP0D1D2D3DRCO1Q0Q74161EPRDDL11&ZCP&1G1G2G30132Q Q Q Q01010Z输出输出0 0 1 0 1 00 1 11 0 00 0 0 Q1 n+1 Q1 n+1 Q0 n+1 次次 态态0 0 0 0 0 10 1 00 1 11 0 0 Q2 n Q1 n Q0 n 现现 态态状状 态态 表表DR LD Y 例例6.3.36.3.3 试用计数器试用计数器7416174161和数据选择器设计一个和数据选择器设计一个0110001101100011序列发生器。序列发生器。 解：解：由于序列长度由于序列长度P=8，故将，故将74161构成模构成模8计数器，并选用计数器，并选用数据选择器数据选择器74151产生所需序