西安交通大学微电子制造技术第九章集成电路制造概况ppt课件

1、 电信学院 微电子学系 1 微电子制造技术 电信学院 微电子学系 2 微电子制造技术引引 言言 典型的半导体IC制造能够要破费68周时间，包括450甚至更多的步骤来完成一切的制造工艺，其复查程度是可想而知的。 本章简要引见0.18m的CMOS集成电路硅工艺的主要步骤，使大家对芯片制造过程有一个较全面的了解。每个工艺的细节将在后面有关章节引见。 芯片制培育是在硅片上执行一系列复查的化学或者物理操作。这些操作归纳为四大根本类型：薄膜制备layer、图形转移、刻蚀和掺杂。 由于是集成电路制造的概述，所以会接触到大量的术语和概念，这些将在随后的章节中得到详细论述。 电信学院 微电子学系 3 微电子制造

2、技术学学 习习 目目 标标1. 熟习典型的亚微米 CMOS IC 制造流程；2. 对6种主要工艺(分散、离子注入、光刻、刻蚀、薄膜生长、抛光)在概念上有一个大体了解；3. 熟习CMOS制造工艺的14个根本步骤。 电信学院 微电子学系 4 微电子制造技术MOS晶体管工艺流程中的主要制造步骤晶体管工艺流程中的主要制造步骤Figure 9.1 Oxidation(Field oxide)Silicon substrateoxygenPhotoresistDevelopPhotoresistCoatingMask-WaferAlignment and ExposureMaskUV lightExpos

3、ed PhotoresistSDActive RegionsSDNitrideDepositionContact holesSDContactEtchIon ImplantationDGScanning ion beamSMetal Deposition and EtchdrainSDMetal contacts PolysiliconDepositionSilane gasDopant gasOxidation(Gate oxide)oxygenPhotoresistStripIonized oxygen gasOxideEtch Ionized CF4 gasPolysiliconMask

4、 and EtchIonized CCl4 gas 电信学院 微电子学系 5 微电子制造技术CMOS 工艺流程工艺流程 硅片制造厂的分区概略 分散 光刻 刻蚀 离子注入 薄膜生长 抛光 CMOS 制造步骤 参数测试 电信学院 微电子学系 6 微电子制造技术在亚微米在亚微米CMOS制造厂制造厂典型的硅片流程模型典型的硅片流程模型完成的硅片测试/拣选离子注入分散(氧化)刻蚀抛光光刻无图形的硅片硅片起始薄膜生长硅片制造(前端 ) Figure 9.2 电信学院 微电子学系 7 微电子制造技术扩扩 散散分散区普通以为是进展高温工艺及薄膜淀积的区域。分散区的主要设备是高温分散炉和湿法清洗设备。高温分散炉

5、见图9.3可以在1200的高温下任务，并能完成多种工艺流程，包括氧化、分散、淀积、退火及合金。湿法清洗设备是分散区中的辅助设备。硅片放入高温炉之前必需进展彻底地清洗，以除去硅片外表的沾污以及自然氧化层。 电信学院 微电子学系 8 微电子制造技术气流控制器温度控制器压力控制器加热器1加热器2加热器3尾气工艺气体石英管三区加热部件温度设定电压热电偶丈量Figure 9.3 高温炉表示图 电信学院 微电子学系 9 微电子制造技术光光 刻刻光刻的目的是将掩膜幅员形转移到覆盖于硅片外表的光刻胶上。光刻胶是一种光敏的化学物质，它经过深紫外线曝光来印制掩膜版的图像。涂胶/显影设备是用来完成光刻的一系列工具的

6、组合。这一工具首先对硅片进展预处置、涂胶、甩胶、烘干，然后用机械臂将涂胶的硅片送入对准及曝光设备。步进光刻机用来将硅片与管芯图形阵列掩膜版对准。在恰当地对准和聚焦后，步进光刻机进展逐个曝光。光刻工艺的污染控制格外重要，所以清洗安装以及光刻胶剥离机安排在制造厂的它区域。经过光刻处置的硅片只流入两个区：刻蚀区和离子注入区。 电信学院 微电子学系 10 微电子制造技术Photo 9.1 亚微米制造厂的光刻区 电信学院 微电子学系 11 微电子制造技术刻刻 蚀蚀刻蚀工艺是在硅片上没有光刻胶维护的地方留下永久的图形。刻蚀区最常见的工具是等离子体刻蚀机、等离子体去胶机和湿法清洗设备。目前虽然仍采用一些湿法

7、刻蚀工艺，但大多数步骤采用的是干法等离子体刻蚀见图9.5。等离子体刻蚀机是一种采用射频RF能量在真空腔中离化气体分子的一种工具。等离子体是一种由电鼓励气体发光的物质形状。等离子体与硅片顶层的物质发生化学反响。刻蚀终了后利用一种称为去胶机的等离子体安装，用离化的氧气将硅片外表的光刻胶去掉。 电信学院 微电子学系 12 微电子制造技术Figure 9.5 干法离子刻蚀机表示图e-e-R+辉光放电气体分析隔板高频能量副产物和工艺气体气流阳极电磁场自在电子离子鞘腔臂正离子刻蚀气体进入口RF 同轴电缆光子硅片阴极根本化学药品真空管线抽空至真空泵真空规e- 电信学院 微电子学系 13 微电子制造技术离子注

8、入离子注入 离子注入的目的是掺杂。离子注入机是亚微米工艺中最常见的掺杂工具。气体含有要掺入的杂质，例如砷(As)、磷(P)、硼(B)等在注入机中离化。采用高电压和磁场来控制并加速离子。高能杂质离子穿透光刻胶进入硅片外表薄层。离子注入完成后，进展去胶合彻底清洗硅片。 电信学院 微电子学系 14 微电子制造技术薄膜生长薄膜生长 薄膜生长工艺是在薄膜区完成的。是实现器件中所需的介质层和金属层的淀积。薄膜生长中所采用的温度低于分散区中设备的任务温度。 薄膜生长区中有很多不同的设备。一切薄膜淀积设备都在中低真空环境下任务，包括化学气相淀积CVD和金属溅射工具物理气相淀积PVD。 电信学院 微电子学系 1

9、5 微电子制造技术薄膜金属化任务区薄膜金属化任务区Photo courtesy of Advanced Micro DevicesPhoto 9.2 电信学院 微电子学系 16 微电子制造技术抛抛 光光抛光也称化学机械平坦化CMP，工艺的目的是使硅片外表平坦化，这是经过将硅片外表凸出的部分减薄到下凹部分的高度实现的。硅片经过光刻工艺后外表变得凹凸不平，给后续加工带来了困难，而CMP使这种外表的不平整度降到最小。抛光机是CMP区的主要设备，CMP用化学腐蚀与机械研磨相结合，以去除硅片顶部是其到达希望的厚度。 电信学院 微电子学系 17 微电子制造技术亚微米制造厂的抛光区亚微米制造厂的抛光区Pho

10、to courtesy of Advanced Micro DevicesPhoto 9.3 电信学院 微电子学系 18 微电子制造技术CMOS CMOS 制造步骤制造步骤 COMS技术COMS是在同一衬底上制造nMOS和pMOS晶体管的混合，简单的COMS反相器电路图如下图。SGInputD+ VDDDSGOutputpMOSFETnMOSFET- VSS 电信学院 微电子学系 19 微电子制造技术Passivation layerBonding pad metalp+ Silicon substrateLI oxideSTIn-wellp-wellILD-1ILD-2ILD-3ILD-4I

11、LD-5M-1M-2M-3 M-4Poly gatep- Epitaxial layerILD-6LI metalVian+n+n+2314567891011121314 1.双井工艺2.浅槽隔离工艺3.多晶硅栅构造工艺4.轻掺杂(LDD)漏注入工艺5.侧墙的构成6.源/漏(S/D)注入工艺7.接触孔的构成8.部分互连工艺9.通孔1和金属塞1的构成10.金属1互连的构成11.通孔2和金属塞2的构成12.金属2互连的构成13.制造金属3直到制造压点 及合金14.参数测试 电信学院 微电子学系 20 微电子制造技术一、双井工艺一、双井工艺 n-well Formation 1外延生长外延生长2厚氧

12、化生长厚氧化生长 维护外延层免受污染维护外延层免受污染；阻止了在注入过程中对硅片的过渡；阻止了在注入过程中对硅片的过渡损伤；作为氧化物屏蔽层，有助于控损伤；作为氧化物屏蔽层，有助于控制注入过程中杂质的注入深度。制注入过程中杂质的注入深度。3第一层掩膜第一层掩膜4n井注入高能井注入高能5退火退火Figure 9.8 5 umPhotoresistPhosphorus implant312p+ Silicon substratep- Epitaxial layerOxide5n-well4 电信学院 微电子学系 21 微电子制造技术p-well Formation1第二层掩膜第二层掩膜2 P井注入

13、井注入(高能高能)3退火退火Figure 9.9 p+ Silicon substrateBoron implantPhotoresist1p- Epitaxial layerOxide3n-well2p-well 电信学院 微电子学系 22 微电子制造技术二、浅曹隔离工艺二、浅曹隔离工艺A STI 槽刻蚀槽刻蚀1隔离氧化隔离氧化2氮化物淀积氮化物淀积3第三层掩膜第三层掩膜4STI槽刻蚀槽刻蚀氮化硅的作用：巩固的掩膜资料，有助于氮化硅的作用：巩固的掩膜资料，有助于在在STI氧化物淀积过程中维护有源区；在氧化物淀积过程中维护有源区；在CMP中充任抛光的阻挠资料。中充任抛光的阻挠资料。Figure

14、 9.10 +IonsSelective etching opens isolation regions in the epi layer.p+ Silicon substratep- Epitaxial layern-wellp-well3Photoresist2Nitride41OxideSTI trench 电信学院 微电子学系 23 微电子制造技术B STI Oxide Fill1沟槽衬垫氧化硅沟槽衬垫氧化硅2沟槽沟槽CVD氧化物填充氧化物填充Figure 9.11 p-wellTrench fill by chemical vapor deposition1Liner oxidep+

15、 Silicon substratep- Epitaxial layern-well2NitrideTrench CVD oxideOxide 电信学院 微电子学系 24 微电子制造技术C STI Formation1浅曹氧化物抛光化学机械抛光浅曹氧化物抛光化学机械抛光2氮化物去除氮化物去除Figure 9.12 p-well12Planarization by chemical-mechanical polishingSTI oxide after polishLiner oxidep+ Silicon substratep- Epitaxial layern-wellNitride str

16、ip 电信学院 微电子学系 25 微电子制造技术三、三、Poly Gate Structure Process 晶体管中栅构造的制造是流程当中最关键晶体管中栅构造的制造是流程当中最关键的一步，由于它包含了最薄的栅氧化层的热的一步，由于它包含了最薄的栅氧化层的热生长以及多晶硅栅的构成，而后者是整个集生长以及多晶硅栅的构成，而后者是整个集成电路工艺中物理尺度最小的构造。成电路工艺中物理尺度最小的构造。1栅氧化层的生长栅氧化层的生长2多晶硅淀积多晶硅淀积3第四层掩膜第四层掩膜4多晶硅栅刻蚀多晶硅栅刻蚀Figure 9.13 p+ Silicon substrateGate oxide12p- Epi

17、taxial layern-wellp-wellPolysilicon depositionPoly gate etch43Photoresist ARC 电信学院 微电子学系 26 微电子制造技术四、轻掺杂源漏注入工艺四、轻掺杂源漏注入工艺 随着栅的宽度不断减小，栅下的沟道随着栅的宽度不断减小，栅下的沟道长度也不断减小。这就添加源漏间电荷穿长度也不断减小。这就添加源漏间电荷穿通的能够性，并引起不希望的沟道漏电流通的能够性，并引起不希望的沟道漏电流。LDD工艺就是为了减少这些沟道漏电流工艺就是为了减少这些沟道漏电流的发生。的发生。 A n- LDD Implant1第五层研磨第五层研磨2 n-

18、LDD注入低能量，浅结注入低能量，浅结Figure 9.14 p+ Silicon substratep- Epitaxial layern-wellp-welln-n-n-1Photoresist maskArsenic n- LDD implant2 电信学院 微电子学系 27 微电子制造技术B p- LDD Implant1第六层掩膜第六层掩膜2P- 轻掺杂漏注入低能量，浅结轻掺杂漏注入低能量，浅结Figure 9.15 p+ Silicon substratep- Epitaxial layern-wellp-wellPhotoresist Mask1p-p-Photoresist m

19、ask1n-n-2BF p- LDD implant2p-n- 电信学院 微电子学系 28 微电子制造技术五、侧墙的构成五、侧墙的构成 侧墙用来环绕多晶硅栅，防止更大剂侧墙用来环绕多晶硅栅，防止更大剂量的源漏量的源漏S/D注入过于接近沟道以致注入过于接近沟道以致能够发生的源漏穿通。能够发生的源漏穿通。1淀积二氧化硅淀积二氧化硅2二氧化硅反刻二氧化硅反刻Figure 9.16 +Ionsp+ Silicon substratep- Epitaxial layern-wellp-wellp-p-1Spacer oxideSide wall spacer2Spacer etchback by ani

20、sotropic plasma etcherp-n-n-n- 电信学院 微电子学系 29 微电子制造技术六、源六、源/漏注入工艺漏注入工艺A n+ Source/Drain Implant1第七层掩膜第七层掩膜2n+源源/漏注入漏注入Figure 9.17 p+ Silicon substratep- Epitaxial layern-wellp-welln+Arsenic n+ S/D implant2Photoresist mask1n+n+ 电信学院 微电子学系 30 微电子制造技术B p+ Source/Drain Implant1)第八层掩膜第八层掩膜2P源漏注入中等能量源漏注入中等

21、能量3退火退火Figure 9.18 Boron p+ S/D implant2p+ Silicon substratep- Epitaxial layern-wellp-wellPhotoresist Mask11Photoresist maskn+p+p+n+n+p+ 电信学院 微电子学系 31 微电子制造技术七、七、Contact Formation钛金属接触的主要步骤钛金属接触的主要步骤1钛的淀积钛的淀积2退火退火3刻蚀金属钛刻蚀金属钛Figure 9.19 2Tisilicide contact formation (anneal)Titanium etch3Titanium dep

22、ostion1n+p+n-wellp+n+p-welln+p+p- Epitaxial layerp+ Silicon substrate 电信学院 微电子学系 32 微电子制造技术LI metalLI oxideFigure 9.20 作为嵌入LI金属的介质的LI氧化硅 电信学院 微电子学系 33 微电子制造技术八、部分互连工艺八、部分互连工艺A LI Oxide Dielectric Formation1氮化硅化学气相淀积氮化硅化学气相淀积2掺杂氧化物的化学气相淀积掺杂氧化物的化学气相淀积3氧化层抛光氧化层抛光CMP4第九层掩膜，部分互连刻蚀第九层掩膜，部分互连刻蚀Figure 9.21

23、1 Nitride CVDp-wellp-wellp- Epitaxial layerp+ Silicon substrateLI oxide2 Doped oxide CVD4 LI oxide etchOxide polish3 电信学院 微电子学系 34 微电子制造技术B LI Metal Formation1)金属钛淀积金属钛淀积PVD工艺工艺2氮化钛淀积氮化钛淀积3钨淀积钨淀积(化学机械气相淀积工艺平坦化化学机械气相淀积工艺平坦化)4磨抛钨磨抛钨Figure 9.22 n-wellLI tungsten polishTungsten depositionTi/TiN depositi

24、on234LI oxideTi deposition1p-wellp- Epitaxial layerp+ Silicon substrate 电信学院 微电子学系 35 微电子制造技术九、通孔九、通孔1和钨塞和钨塞1的构成的构成A Via-1 Formation1第一层层间介质氧化物淀积第一层层间介质氧化物淀积2氧化物磨抛氧化物磨抛3第十层掩膜，第一层层间介质刻第十层掩膜，第一层层间介质刻蚀蚀Figure 9.23 Oxide polishILD-1 oxide etch(Via-1 formation)23LI oxideILD-1 oxide deposition1ILD-1p-well

25、n-wellp- Epitaxial layerp+ Silicon substrate 电信学院 微电子学系 36 微电子制造技术B Plug-1 Formation1金属淀积钛阻挠层金属淀积钛阻挠层PVD2淀积氮化钛淀积氮化钛CVD3淀积钨淀积钨CVD4磨抛钨磨抛钨Figure 9.24 Tungsten polish (Plug-1)TungstendepositionTi/TiN deposition234LI oxideTi dep.1ILD-1p-welln-wellp- Epitaxial layerp+ Silicon substrate 电信学院 微电子学系 37 微电子制造

26、技术多晶硅钨 LI钨塞Mag. 17,000 XPhoto 9.4 多晶硅、钨 LI 和钨塞的SEM显微照片 电信学院 微电子学系 38 微电子制造技术十、十、Metal-1 Interconnect Formation1金属钛阻挠层淀积金属钛阻挠层淀积PVD2淀积铝铜合金淀积铝铜合金PVD3淀积氮化钛淀积氮化钛PVD4第十一层掩膜，金属刻蚀第十一层掩膜，金属刻蚀Figure 9.25 2341TiN depositionAl + Cu (1%)depositionTi DepositionLI oxideILD-1Metal-1 etchp-welln-wellp- Epitaxial la

27、yerp+ Silicon substrate 电信学院 微电子学系 39 微电子制造技术TiN metal capMag. 17,000 XTungsten plugMetal 1, AlPhoto 9.5 第一套钨通孔上第一层金属的SEM显微照片 电信学院 微电子学系 40 微电子制造技术十一、十一、Via-2 FormationA 制造通孔制造通孔2的主要步骤的主要步骤1ILD-2间隙填充间隙填充2ILD-2氧化物淀积氧化物淀积3ILD-2氧化物平坦化氧化物平坦化4第十二层掩膜，第十二层掩膜，ILD-2刻蚀刻蚀Figure 9.26 4p+ Silicon substratep- Epi

28、taxial layern-wellp-wellLI oxideILD-1Oxide polishILD-2 gap fill132ILD-2 oxide depositionILD-2 oxide etch(Via-2 formation) 电信学院 微电子学系 41 微电子制造技术B Plug-2 Formation1金属淀积钛阻挠层金属淀积钛阻挠层(PVD)2淀积氮化钛淀积氮化钛(CVD)3淀积钨淀积钨CVD4磨抛钨磨抛钨Figure 9.27 LI oxideTungsten deposition (Plug-2)Ti/TiN deposition23Ti deposition1ILD

29、-1ILD-2p+ Silicon substratep- Epitaxial layern-wellp-wellTungstenpolish4 电信学院 微电子学系 42 微电子制造技术十二、十二、Metal-2 Interconnect Formation1淀积、刻蚀金属淀积、刻蚀金属22填充第三层层间介质间隙填充第三层层间介质间隙3淀积、平坦化淀积、平坦化ILD-3氧化物氧化物4刻蚀通孔刻蚀通孔3，淀积钛，淀积钛/氮化钛、钨，平坦化氮化钛、钨，平坦化p+ Silicon substratep- Epitaxial layern-wellp-wellGap fill3Via-3/Plug-

30、3 formationMetal-2 depositionto etchILD-3 oxidepolish214LI oxideILD-1ILD-2ILD-3Figure 9.28 电信学院 微电子学系 43 微电子制造技术 十三、制造第三层金属直到制造压点和合金十三、制造第三层金属直到制造压点和合金 反复工艺制造第三层和第四层金属后，完成反复工艺制造第三层和第四层金属后，完成第四层金属的刻蚀，紧接着利用薄膜工艺淀积第第四层金属的刻蚀，紧接着利用薄膜工艺淀积第五层层间介质氧化物五层层间介质氧化物ILD-5(见以下图见以下图)。由于。由于所刻印的构造比先前工艺中构成的所刻印的构造比先前工艺中构成

31、的0.25m尺寸要尺寸要大很多，所以这一层介质不需求化学机械抛光。大很多，所以这一层介质不需求化学机械抛光。 工艺的最后一步包括再次生长二氧化硅层工艺的最后一步包括再次生长二氧化硅层第六层层间介质以及随后生长顶层氮化硅。这第六层层间介质以及随后生长顶层氮化硅。这一层氮化硅称为钝化层。其目的是维护产品免受一层氮化硅称为钝化层。其目的是维护产品免受潮气、划伤以及沾污的影响。潮气、划伤以及沾污的影响。 电信学院 微电子学系 44 微电子制造技术Figure 9.29 整个 0.18 mm的CMOS 部分剖面 Passivation layerBonding pad metalp+ Silicon s

32、ubstrateLI oxideSTIn-wellp-wellILD-1ILD-2ILD-3ILD-4ILD-5M-1M-2M-3 M-4Poly gatep- Epitaxial layern+ILD-6LI metalVian+n+ 电信学院 微电子学系 45 微电子制造技术微处置器剖面的微处置器剖面的SEM 显微照片显微照片Micrograph courtesy of Integrated Circuit EngineeringMag. 18,250 XPhoto 9.6 电信学院 微电子学系 46 微电子制造技术十四、参数测试十四、参数测试 硅片要进展两次测试以确定产品的功硅片要进展两次测试以确