I2C总线时序详解

1、I2C总线时序详解I2C总线位传输由于连接到I2C总线的器件有不同种类的工艺（CMOSNMOS双极性）,逻辑0（低）与逻辑1（高）的电平不就是固定的，它由电源VCC的相关电平决 定,每传输一个数据位就产生一个时钟脉冲。数据的有效性SDA线上的数据必须在时钟的 高电平周期保持稳定。数据线的高或低 电平状态只有在SCL线的时钟信号就是低电平时才能改变 。- 八、 丨）d 数据线稳定 I允许数 数JEIE常；据改变I2C位传输数据有效性起始与停止条件SCL线就是高电平时，SDA线从高电平向低电平切换 ,这个情况表示起 始条件；SCL线就是高电平时，SDA线由低电平向高电平切换 ，这个情况表示停 止条

2、件。起始与停止条件一般由主机产生，总线在起始条件后被认为处于忙的状态起始与停止条件,在停止条件的某段时间后总线被认为再次处于空闲状态。如果产生重复起始条件而不产生停止条件，总线会一直处于忙的状态 ,此时的起始条件（S）与重复起始条件（Sr）在功能上就是一样的。I2C总线数据传输字节格式发送到SDA线上的每个字节必须为 8位,每次传输可以发送的字节数 量不受限制。每个字节后必须跟一个响应位。首先传输的就是数据的最高 位（MSB）,如果从机要完成一些其她功能后（例如一个内部中断服务程序 ）才能接收或发送下一个完整的数据字节，可以使时钟线 SCL保持低电平，迫使主机进入等待状态，当从机准备好接收下一

3、个数据字节并释放时钟线SCL后数据传输继续。应答响应数据传输必须带响应，相关的响应时钟脉冲由主机产生 。在响应的时钟 脉冲期间发送器释放SDA线（高）。在响应的时钟脉冲期间，接收器必须将SDA线拉低，使它在这个时钟脉 冲的高电平期间保持稳定的低电平。通常被寻址的接收器在接收到的每个字节后，除了用CBUS地址开头的数。XDOCAcknowlodg-c monlSignal From ReceiverSignal From Reciwr/W W/丨 i7891 2R*STOP测ACKACK Condition i?)SOA| /Q(X I | MSB锐k/丽击12CnnriilronI2C总线数据

4、传输与应答据,必须产生一个响应。当从机不能响应从机地址时（例如它正在执行一些实时函数不能接收或发送）,从机必须使数据线保持高电平，主机然后产生 一个停止条件终止传输或者产生重复起始条件开始新的传输。如果从机接收器响应了从机地址，但就是在传输了一段时间后不能接 收更多数据字节，主机必须再一次终止传输。这个情况用从机在第一个字节 后没有产生响应来表示。从机使数据线保持高电平，主机产生一个停止或重复起始条件。如果传输中有主机接收器，它必须通过在从机不产生时钟的最后 一个字节不产生一个响应，向从机发送器通知数据结束。从机发送器必须释 放数据线，允许主机产生一个停止或重复起始条件。寻址方式7位寻址第一个

5、字节的头 7位组成了从机地址,最低位（LSB）就是第8位,它决 定了传输的t T1ie1(4ai* IS的筒粤Addr爭辟FWACKD叭ACKDat刊ACKP|4 7+111r*!1ia-*11SSlave AddressFLWACKDati ACKSlave AddressR. WA.CKDataACKp141Any1Any NuEbkNumbo-r方向。第一个字节的最低位就是“ 0” ,表示主机会写信息到被选中的从机；“ 1”表示主机会向从机读信息，当发送了一个地址后，系统中的每个器件都在起始条件后将头7位与它自己的地址比较，如果一样，器件会判定它被主机寻址，至于就是从机接收器还就是从机发

6、送器，都由R/W位决定。10位寻址10位寻址与7位寻址兼容，而且可以结合使用。10位寻址采用了保留的1111XXX作为起始条件(S),或重复起始条件(Sr )的后第一个字节的头7位。10位寻址不会影响已有的7位寻址，有7位与10位地址的器件可以连接171 ra1i12Add博歸 1byt甘R/WAC KAddi令器 2nd bytp ACKACKP11110 X X II2C总线10位地址格式到相同的I2C总线。它们都能用于标准模式(F/S)与高速模式(Hs)系统。保留地址位1111XXX有8个组合，但就是只有4个组合11110XX用于 10位寻址，剩下的4个组合11111XX保留给后续增强的

7、I2C总线。10位从机地址就是由在起始条件(S)或重复起始条件(Sr )后的头两个字节组成。第一个字节的头 7位就是11110XX的组合,其中最后两位(XX)就是 10位地址的两个最高位 (MSB)。第一个字节的第8位就是R/W位,决定了传输的方向,第一个字节的最 低位就是“ 0”表示主机将写信息到选中的从机，“ 1 ”表示主机将向从机 读信息。如果R/W位就是“ 0 ” ,则第二个字节就是10位从机地址剩下的 8位;如果R/W位就是“ 1”则下一个字节就是从机发送给主机的数据。编辑本段 快速与高速模式快速模式快速模式器件可以在400kbit/s下接收与发送。最小要求就是：它们可以与400kb

8、it/s传输同步,可以延长SCL信号的低电平周期来减慢传输。快速模式器件都向下兼容,可以与标准模式器件在0100kbit/s 的I2C总线系统通讯。但就是，由于标准模式器件不向上兼容，所以不能在快速模式I2C总线系统中工作。快速模式I2C总线规范与标准模式相比有以下额外的特征：1、最大位速率增加到 400kbit/s;2、调整了串行数据（SDA）与串行时钟（SCL ）信号的时序；3、 快速模式器件的输入有抑制毛刺的功能，SDA与SCL输入有施密特 触发器；4、 快速模式器件的输出缓冲器对SDA与SCL信号的下降沿有斜率控 制功能；5、 如果快速模式器件的电源电压被关断，SDA与SCL的I/O

9、管脚必须 悬空,不能阻塞总线；6、 连接到总线的外部上拉器件必须调整以适应快速模式I2C总线更短 的最大允许上升时间。对于负载最大就是 200pF的总线，每条总线的上拉器 件可以就是一个电阻，对于负载在200pF400pF之间的总线，上拉器件可以 就是一个电流源（最大值3mA ）或者就是一个开关电阻电路。高速模式高速模式（Hs模式）器件对I2C总线的传输速度有具大的突破。Hs模式器件可以在高达 3、4Mbit/s 的位速率下传输信息,而且保持完全向下兼 容快速模式或标准模式（F/S模式）器件，它们可以在一个速度混合的总线 系统中双向通讯。Hs模式传输除了不执行仲裁与时钟同步外，与F/S模式系统

10、有相同的串行总线协议与数据格式。高速模式下I2C总线规范如下：1、 Hs模式主机器件有一个 SDAH信号的开漏输出缓冲器与一个在SCLH输出的开漏极下拉与电流源上拉电路。这个电流源电路缩短了SCLH信号的上升时间，任何时侯在Hs模式，只有一个主机的电流源有效；2、 在多主机系统的Hs模式中，不执行仲裁与时钟同步，以加速位处理能力。仲裁过程一般在前面用F/S模式传输主机码后结束；3、 Hs模式主机器件以高电平与低电平就是1:2的比率产生一个串行时钟信号。解除了建立与保持时间的时序要求；4、 可以选择Hs模式器件有内建的电桥。在 Hs模式传输中,Hs模式 器件的高速数据（SDAH）与高速串行时钟（

11、SCLH ）线通过这个电桥与 F/S模式 器件的SDA与SCL线分隔开来。减轻了 SDAH与SCLH线的电容负载,使上 升与下降时间更快；5、Hs模式从机器件与 F/S从机器件的唯一差别就是它们工作的速度。Hs模式从机在 SCLH与SDAH俞出有开漏输出的缓冲器。 SCLH管脚可选的 下拉晶体管可以用于拉长 SCLH信号的低电平，但只允许在Hs模式传输的 响应位后进行；6、Hs模式器件的输出可以抑制毛刺 ,而且SDAH与SCLH输出有一个 施密特触发器；7、Hs模式器件的输出缓冲器对SDAH与SCLH信号的下降沿有斜率控制功能1*函数名：读一个字节数据*入口参数：无*注意 ：*说明 ：*/uchar l2cReadByte( void )uchar rbyte = 0;uchar i = 0;for(i = 0; i 8; i+ )rbyte = rbyte 1;/非常注意、此语句不放在循环体内最后、SDA = 1; /SDA为输入SCL = 1;NOP_5;if( SDA = 1 )rbyte = rbyte | 0x01;SCL = 0;return rbyte;2从地址读数据第249行为什么还要加一个I2Cstart()?3为什么循环变量定义为uchar类型？4写字节子程序void l2c_Write_n( uchar De