数字集成电路设计导论3章_部分4_图文

1、第五讲:设计验证 (Design Verification来金梅2005年 5月 22日提纲概述模拟 电路级模拟 逻辑级模拟 (门级模拟 RTL 级模拟(电路采用行为描述,与实现的逻辑结构无关 硬件模拟时序验证LVS 验证、 DRC 和 ERC版图后仿真形式验证主要验证策略提纲概述模拟 电路级模拟 逻辑级模拟 (门级模拟 RTL 级模拟(电路采用行为描述,与实现的逻辑结 构无关 硬件模拟时序验证LVS 验证、 DRC 和 ERC版图后仿真形式验证主要验证策略 什么是 testbench ?Testbench 的定义 通常指产生特定输入序列到一个设计,并观察输出响应 的代码。 Testbench

2、 通常是指这样的代码 , 它对设计进行恰当的 配置、产生测试和有选择性地观察电路的响应。 通常用 VHDL/Verilog实现,也可以包括外部数据文件 或 C 程序。Writing Testbench:构架测试环境在软件仿 真过程中An Off-line Test Bench Configuration An Off-line Test Bench Configuration 设计验证 (Design Verification的 意义 IC设计规模越来越大Time To Market时间不断缩短验证工作量不断增加 占整个芯片开发周期的50%到70% 验证工程师的数量是设计工程师2倍设计验证 的

3、成本 Verification并不能带来利润,真正带来收益的毕竟是 被验证的设计。 但为保证设计功能正确,满足客户需要,验证不可缺少 过程太长、代价太高 随着错误数量的减少,寻找错误所需要的时间和成本持 续增加 如何保证验证的可靠性?保证一次投片成功?Automation 较少人工介入 , 但并不总是可行 让计算机来完成更多的工作 不是所有工作都可以自动化Completeness 验证是穷举设计中可能存在的错误的过程 只能证明某些设计错误存在或不存在 Effectiveness 设计验证 (Design Verification概念 设计验证包括功能验证 (Function和时序验证(Timi

4、ng 模拟 (仿真, Simulation 软件是用来验证和预 测电路的特性。 模拟软件有多种,主要特性:适用范围、模拟的 精度和速度。提纲设计验证 (Design Verification概述 模拟电路级模拟逻辑级模拟RTL 级模拟硬件模拟时序验证LVS 验证DRC 和 ERC版图后仿真形式验证主要验证策略 电路级模拟 (Circuit Simulation 电路级分析也就是晶体管级分析,可以看作是最详 尽和最精确的模拟仿真技术。 电路分析软件典型的代表 SPICE (BERKELY 分校,作为软件商品的实用版本 ASTAP (IBM 公司 完成的电路模拟: 能进行电路的直流 (DC、交流

5、(AC和瞬态特性(Transient模拟 例如 :静态工作点分析、直流传输特性分析、交流小信号 分析、瞬态分析以及失真、噪声和直流灵敏度分析 电路分析的特点 根据电路拓扑结构,以节点电压法为基础,构成描 述电路特性的代数一微分方程组 采用数值积分方式,将描述电路特性的代数一微分 方程转化为非线性代数方程 以牛顿一莱夫森方法为基础,将非线性代数方程转 化为线性代数方程 采用稀疏矩阵技术和高斯消元法、 LV 分解法等方 法求解线性代数方程。 仿真时间通常与 N m 成比例,这里 N 是电路中器件的 个数, m 数值在 1-2 之间 Model 的精度直接影响仿真结果 (目前较多使用的 MOSFET

6、 型 Model-Level28,Level48,BSIM3等 :简单模型能对电路速度进行优化,复杂的模型能用 于要求更高精确模型 SPICE 直流分析(DC 的仿真算法 State Key Lab of ASIC & Systems, Fudan University SPICE 暂态分析的仿真算法 State Key Lab of ASIC & Systems, Fudan University SPICE 的基本流程 State Key Lab of ASIC & Systems, Fudan University HSPICE 数据流程 State Key Lab of ASIC &

7、Systems, Fudan University SPICE 程序结构提纲设计验证 (Design Verification概述 模拟电路级模拟逻辑级模拟RTL 级模拟硬件模拟时序验证LVS 验证DRC 和 ERC版图后仿真形式验证DFT 技术主要验证策略State Key Lab of ASIC & Systems, Fudan University逻辑级模拟(门级模拟检查门级逻辑设计的正确性。电子学家 Breug 和 Friedman 曾于 1976年下过定义: 模拟是用运设计的理论模型,将一些应用输入序列变成时 间函数的过程。对于逻辑模拟来讲,采用的是逻辑元件的功能模型和电路 的互连关

8、系,输入序列是以文件形式描述的激励信号。逻 辑模型通常以模拟单元库的形式出现,设计人员负责编写 相应的激励文件。逻辑模拟包括:功能模拟、时序模拟和故障模拟。 功能模拟:验证逻辑功能的正确性,通常采用单位延迟的 方式,不考虑元件间连线延迟时序模拟:同时考虑器件延迟和连线延迟的功能模拟 故障模拟:检验测试向量的有效性,为芯片测试作准备。 逻辑模拟系统:模拟条件模拟条件输入激励:文件形式给出逻辑初值:元件响应的初始值,例如寄存器置 “0” ,确定的初始状态特殊条件:元件附加的属性,赋某些单元的延迟、 元件输出强度等输出控制:设置模拟器的时间精度,命令模拟器 运行或停止,打印结果等 逻辑模拟算法根据输

9、入激励向量和逻辑模型求解电路 响应的方法算法还应包括在计算前对电路各元件进 行排序以及对各元件输出值计算的方法 模拟算法应遵循的原则-尽量减少计算 的次数,同时又保证一定的计算精度。 从五十年代开始研究至今,经历了时间 驱动、事件驱动到需要驱动三个阶段 逻辑模拟系统:逻辑模拟算法 逻辑模拟算法:时间驱动首先设定了时间步长,每隔一个时间步 长就对电路中的每个元件的输出值计算 一遍。一个输入信号的改变往往只造成电路中 2-10%的元件输出值改变,当激励向量每 变化一次没有必要把所有元件重新计算 一遍。效率低。逻辑模拟系统:逻辑模拟算法 逻辑模拟算法:事件驱动或选择跟踪算法算法能够跟踪电路的信号活动

10、,仅对输入信号有变 化的元件求值将模拟时间分割成离散的时间间隔,在给定的时间 里仅对可能引起电路状态变化的那些元件进行模拟, 因此它可以做到精确定时,且具有较高的性能和效率 事件和求值是逻辑模拟的主要内容事件是指电路中任何信号状态的变化,可以是输 入、输出信号,某一信号发生翻转或跳变可以看 作一个事件求值是确定某时刻某元件或电路的逻辑值 逻辑模拟系统:逻辑模拟算法 2进制 ,8进制或 16进制的数据文件 波形图:所取信号由设计人员决定逻辑模拟系统:模拟结果分析提纲设计验证 (Design Verification概述 模拟电路级模拟逻辑级模拟RTL 级模拟硬件模拟时序验证LVS 验证DRC 和

11、 ERC版图后仿真形式验证DFT 技术主要验证策略 门级模拟缺点是处理时间太长,当 IC 规模进一步 增大时,模拟将更加复杂。 随着逻辑综合工具水平的提高,可以将 RTL 级描 述自动转换为等效、优化的门级电路。 RTL 级验证充分, 经综合产生的门级逻辑可以不 再进行功能模拟,但需要进行门级的时序验证 。 RTL 级功能模拟是对于 RTL 级描述进行的,电路 采用行为描述,激励文件也比较简洁,而且这些 与实现的逻辑结构无关。 模拟速度快,效率高。RTL 级功能模拟 保证设计实现规格定义的功能特性,保证设计的 RTL 描述与规格定义的功能的一致性。 有三中验证方法:黑盒法、白盒法和灰盒法RTL

12、 级功能模拟的目的 不知道设计的内部结构和设计的内部状态 所有的验证都是在接口上完成,通过特殊引脚或 性能寄存器、测试寄存器等简接控制和观察设计 的内部状态缺点 缺少可观察性和可控性 比较难以定位bug的原因优点 设计与验证分离,设计工程师在不了解设计实现的情况下, 从规格出发去检查工程师的工作,有利于提高可信度黑盒法黑盒法 白盒法对内部结构和实现具有完全的可控性和可观性 优点: 快速得到感兴趣的状态和输入,隔离某一特定的 功能。 容易分析输出结果缺点: 验证工程师需要知道设计实现细节:什么样的激 励条件,应该观测到什么样的测试结果 与具体实现有关,不能用于同类型的设计或将来 的重新设计。与黑

13、盒法相互补充白盒法 灰盒法灰盒法是在完全知道设计内部细节的情况采 用黑盒验证测试用例通过设计对外接口、特殊引脚或性能寄存器、 测试寄存器等输出结果判断设计的正确性 黑盒法和白盒法的折衷 弥补了黑盒法验证调试效率较低,对设计部分 特性验证不充分的缺点。 保留了白盒法可移植性比较差 功能验证中的行为级硬件语言 行为级硬件语言种类:基于数学算法的建模,可以 用 C , C+, SystemC 是一种较好的建立参考模型的 语言;验证语言 Vera 或 SpecmanE ;目前多数是 RTL 级描述RTL 代码编写工程师非常熟悉可综合 VerilogHDL 代 码的编写准则。采用这种语言,验证的效率低下

14、 使用 RTL 级语言搭建测试环境时,主要目的是验证 逻辑功能,而不是硬件实现。最好采用行为级 Verilog HDL 的思想 功能验证中的行为级硬件语言 一个带异步清零端的 DFF 的 RTL 级代码always (posedgeclk or posedgerst beginIf (rst=1b1q=1b0;elseq=d;end每次 clk 上升沿到来 , 都检查 rst 的值 功能验证中的行为级硬件语言 一个带异步清零端的 DFF 的行为级代码always (rstbeginIf (rst=1assign q=0;elsedeassign q=0;endalways (posedgecl

15、kq=d RTL 级代码parameter STATE_REQ=1b1;parameter RELEASE=1b0;always (posedgeclk or posedgerst begin:SEQ /无论 ack 信号取值变化与否,都要执行 if (rst=1b1current_state=RELEASE;elsecurrent_state=next_state;endalways (current_state or ack RTL 级代码 begin:COMB case(current_state STATE_REQ:beginreq=1;If (act=1b1next_state=RE

16、LEASE; end begin:RELEASE;req=0;if(ack=1b0 next_state=; endendcaseend行为级代码 alwaysbegin.req=1;wait(ack req=0 wait(ack end 出错的可能性小,模 拟速度快提纲设计验证 (Design Verification概述 模拟电路级模拟逻辑级模拟RTL 级模拟硬件模拟时序验证LVS 验证DRC 和 ERC版图后仿真形式验证DFT 技术主要验证策略 硬件模拟 (Quickturn公司 , Aptix公司 采用软件模拟的优点是灵活,方便,且费用少, 但不足之处是速度慢、验证不充分 (受激励文件

17、 限制 ,书写激励文件颇费功夫。 采用硬件模拟的特点如下 : 处理速度比软件方式要快得多 可将实现的 “ 硬件模型 ” 放入实际电路系统中 去进行实时验证,验证应充分得多 在 硬件模型 实现和模拟控制方面采用软、 硬件结合的方式 可以省去编写激励文件的工作硬件模拟 Quickturn 硬件模拟: FPGA 阵列是形成 “ 硬件模型 ” 的实体,它可以反复 使用 XILINX FPGA器件。通过编程将电路下载到阵 列中 输入、输出阵列相当于一个程控的多路开关,验证 中需要的信号可以输入到指定的节点,同时所选择 的节点和输出端的信息可以通过矩阵连接到检测仪 表上 控制系统由软件和硬件组成。硬件模拟Quickturn 系统模拟器结构图 Aptix 系统可编程连接器 FPIC ,每个连接器有 1000个 接点一块 20层的 PCB 板,可以任意地插入元器件。 几个 FPIC 可以插入到这块 PCB 板加上控制器及软件可以完成硬件模拟Aptix 可用于数、模混合电路, FPIC 接点存 在一定的电阻,模拟的工作频率较低。提纲设计验证 (Design Verification概述 模拟电路级模拟逻辑级模拟RTL 级模拟硬件模拟时序验证LVS 验证、 DRC 和 ERC版图后仿真形式验证DF