第二十五讲 同步计数器

1、第二十五讲 同步计数器第二十五讲 同步计数器7.3.2 同步计数器一、同步二进制计数器1同步二进制加法计数器JK 触发器组成的 4 位同步二进制加法计数器工作原理简介。2同步二进制减法计数器设计思想：3集成同步二进制计数器 CT74LS161逻辑功能示意图。功能表。4利用反馈置数法获得 N 进制计数器 计数器的置数功能 利用反馈置数法获得 N 进制计数器步骤： 写出计数器状态的二进制代码。 写出反馈归零函数。 画连线图。例 7.3.2 试用 CT74LS161 构成十进制计数器例 7.3.3试用 CT74LS161 构成十二进制计数器。5同步二进制加减计数器二、同步十进制加法计数器三、集成同步

2、计数器1集成十进制同步加法计数器 CT74LS1602集成十进制同步加减计数器 CT74LS1907.3.3B 利用计数器的级联获得大容量同步 N 进制计数器一、级联法同步计数器实现的方法：两片 CT74LS160 级联成 100 进制同步加法计数器。二、反馈归零法两片 4 位二进制数加法计数器 CT74LS161 级联成五十进制计数器。现代教学方法与手段：用 DLCCAI 或 EWB 演示 74LS161、74LS160、74LS190 的逻辑功能7.3.2 同步计数器一、同步二进制计数器1同步二进制加法计数器根据学生的程度，有时也可以从设计的角度，讨论同步二进制计数器的设计思想。同步计数器

3、中，所有触发器的 CP 端是相连的，CP 的每一个触发沿都会使所有的触发器状态更新。因此不能使用 T触发器。应由 JK 触发器组成的 4 位同步二进制加法计数器（参见教材中图 7.3.7）用下降沿触发。下面分析它的工作原理。（巩固同步计数器的分析方法，简单介绍思路，可由学生自学详细的内容。可不写板书）（2）列状态转换真值表。与或式（状态方程）真值表（状态转换真值表）。将现态看成是输入变量，次态看成是输出函数。（3）逻辑功能。十六进制计数器。2同步二进制减法计数器设计思想：同步计数器中，所有触发器的 CP 端是相连的，CP 的每一个触发沿都会使所有的触发器状态更新。因此不能使用 T触发器。应控制

4、触发器的输入端，即将触发器接成 T 触发器。只有当低位向高位借位时（即低位全 0 时再减 1），令高位触发器的 T=1，触发器翻转，计数减 1。为此，只要将二进制加法计数器的输出由 Q 端改为 端，便成为同步二进制减法计数器了。3集成同步二进制计数器 CT74LS161主要功能分析：（看功能表分析，不必写板书。）4利用反馈置数法获得 N 进制计数器 计数器的置数功能应先将计数起始数据预先置入计数器。集成计数器的置数方式也有异步和同步两种。异步置数：与时钟脉冲 CP 没有任何关系，只要异步置数控制端出现置数信号，并行数据便立刻被置入。 同步置数：输入端获得置数信号后，只是为置数创造了条件，还需要

5、再输入一个计数脉冲 CP，计数器才能将预置数置入。 利用反馈置数法获得 N 进制计数器用 S0，S1，S2，SN 表示输入 0，1，2，N 个计数脉冲 CP 时计数器的状态。N 进制计数器的计数工作状态应为 N 个：S0，S1，S2，SN-1对于异步置数：在输入第 N 个计数脉冲 CP 后，通过控制课堂讨论：实现 N 进计数，异步置数时状态 出现吗？步骤： 写出计数器状态的二进制代码。利用异步置数输入端获得 N 进制计数器时，写出 对应的二进制代码；利用同步置数端获得 N 进制计数器时，写出 对应的二进制代码。 写出反馈归零函数。根据 SN 或 SN-1 写出置数端的逻辑表达式。 画连线图。主

6、要根据反馈置数函数画连线图。例 7.3.2 试用 CT74LS161 构成十进制计数器解：CT74LS161 实现 16 进制，可利用其同步置数控制端来实现十进制计数。第一种方案：设从 Q3Q2Q1Q00000 状态开始计数，取 D3D2D1D0=0000。采用置数控制端获得 N 进制计数器一般都从 0 开始计数。（1）写出 SN-1 的二进制代码为SN-1S10-1S91001（2）写出反馈归零（置数）函数。由于计数器从 0 开始计数，因此，应写反馈归零函数(7.3.4)（3）画连线图。根据上式和置数的要求画十进制计数器的连线图，如图 7.3.9（a）所示。第二种方案：利用后 10 个状态

7、01101111，取 D3D2D1D00110，反馈置数信号从进位输出端 CO 取得。讨论：为什么？取状态 S15=1111，此时正好 CO=1，经非门，可取代与非门。电路如图 7.3.9（b）所示。例 7.3.3试用 CT74LS161 构成十二进制计数器。解：设从 Q3Q2Q1Q00000 状态开始计数。（1）利用异步置 0 控制端 实现 写出 S12 的二进制代码 S121100 写出反馈归零函数（7.3.5） 画连线图。如图 7.3.10(a)所示（2）利用同步置数控制端 实现取 D3D2D1D00000。 写出 SN-1 的二进制代码S12-1S111011 写出反馈归零置数函数（7

8、.3.6） 画连线图。根据 的表达式画连线图，如图 7.3.10(b)所示。5同步二进制加减计数器复习：JK 触发器组成的二进制计数器：如从 Q 端输出信号时，为加法计数器；如从端输出信号时，则为减法计数器。设计思想：关键是用加减控制信号将 Q 端或端的输出信号加到相邻高位 T触发器的 T 输入端上。图 7.3.11 所示为三位同步二进制加减计数器的逻辑图。M 为加减控制信号，其值可为 1，也可为 0。由图可得三个 T 触发器的教材中图 7.3.12 所示为由 JK 触发器组成的 8421BCD 同步十进制加法计数器的逻辑图，用下降沿触发。分析它的工作原理。（巩固同步时序电路的分析方法，可由学

9、生自学）逻辑功能：与异步十进制计数器相同。三、集成同步计数器1集成十进制同步加法计数器 CT74LS160逻辑功能示意图。与 CT74LS161 基本相同，只是型号不一样。功能表。与 CT74LS161 完全相同。主要功能。与 CT74LS161 基本相同，只是实现十进制计数。进位输出信号 COCTT Q3Q0Q3Q0例 7.3.4 试用 CT74LS160 构成七进制计数器。解：利用同步置数控制端归零。（1）写出 SN-1 的二进制代码SN-1S7-1S60110（2）写出反馈归零（置数）函数。设计数器从 0 开始计数，为此，应取D3D2D1D00000，故（7.3.11）（3）画连线图。根

10、据式（7.3.11）和置数的要求画连线图，如图 7.3.14 所示。课后思考题：利用 CT74LS160 的异步置 0 控制端 构成七进制计数器。2集成十进制同步加减计数器 CT74LS190 主要逻辑功能。（根据功能表分析，不用写板书）7.3.3B 利用计数器的级联获得大容量同步 N 进制计数器一、级联法计数器的级联是将多个集成计数器（如 M1 进制、M2 进制）串接起来，以获得计数容量更大的 N（=M1M2）进制计数器。一般集成计数器都设有级联用的输入端和输出端。同步计数器实现的方法：低位的进位信号高位的保持功能控制端（相当于触发器的 T 端）有进位时，高位计数功能；无进位时，高位保持功能。两片 CT74LS160 级联成 100 进制同步加法计数器。由图可看出：低位片 CT74LS160（1）在计到 9 以前，其进位输出 COQ3Q00，高位片 CT74LS160（2）的 CTT0，保持原状态不变。当低位片计到 9 时，其输出 CO1，即高位片的 CT