多功能数字钟的设计(共12页)

1、精选优质文档-倾情为你奉上1 引言 数字钟是用数字集成电路或专用芯片做成的计时器，一般采用液晶显示器或发光二极管直接显示“时”、“分”、“秒”，具有直观性。另外，它还具有校时，整点报时，按作息时间报时等功能，所以得到了广泛的应用。在控制系统中，也常用作定时控制的时钟源。2 多功能数字钟的设计2.1设计目的 设计制作一台数码管显示的数字钟2.2设计要求1时钟功能。具有直接显示“时”、“分”、“秒”的功能。2具有能自动校准时、分的功能。3能自动整点报时。2.3电路总体框图设计译码驱动译码驱动译码驱动译码驱动译码驱动译码驱动时十位分十位分个位秒十位秒个位时个位时24进制计数器分60进制计数器秒60进

2、制计数器秒脉冲分脉冲时脉冲校时电路 图1 数字钟的结构框图如图1，是数字时钟电路的基本结构框图，数字钟一般由振荡器、分频器、计数器、译码器、显示器校时电路、报时电路等组成。它的计时周期为24小时，显示满刻度为23时59分59秒。其工作原理简述如下：秒脉冲发生器产生频率稳定度很高的秒脉冲，秒脉冲被送到一个六十进制秒计数器计数，将计数结果送至秒个位和十位译码器译码，译码结果分别由两只七段半导体数码管以十进制数的形式显示出来。当秒六十进制数累计到第59秒时，若再来一个秒脉冲，秒计数器的进位输出就产生进位脉冲（分计数脉冲），同时，秒计数器的十位和个位都复位到零。分计数脉冲又被送到分六十进制计数器计数，

3、经译码电路译码后数码管显示相应的分数。当计满59分59秒时，若再来一个秒脉冲，则分计数器便向时计数器送出十计数脉冲，同时，分、秒计数器复位到零。时计数器是一个24进制的计数器，所以，当计数器显示23时59分59秒时，若再来一个秒脉冲，则时、分、秒计数器都应回到零，表示已达到午夜零点。当计数的起始时间与标准时间不一致时，校时电路就起到作用。2.4振荡器及分频器振荡器是计时器的核心，振荡器的稳定度和频率的精度决定了计时器的精确度，所以通常用石英晶体来构成振荡器。一般来说，振荡器的频率越高，计时的精度也就越高。但耗电量将增大。在精度要求不高时，可采用555定时器与定时图2 石英晶体振荡器原件RC组成

4、多谐振荡器。此处采用石英晶体振荡器。晶体振荡器电路为数字时钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。而该信号还不能作为数字钟的输入信号，必须将它变为周期为1s的脉冲信号。分频器电路就是将32768Hz的高频方波信号经32768次分频后得到1Hz的方波信号供秒计数器计数。如图三所示，分频器实际上也是计数器。图3：分频器图2中1门、2门是反相器，1门用于振荡，2门用于缓冲整形，Rf 为反馈电阻，反馈电阻的作用是为反相器提供偏置，时期工作在放大状态。反馈电阻Rf的值选取太大，会使放大器偏置不稳甚至不能正常工作；Rf值太小又会使反馈网络负担加重。图二中，C1是频率

5、微调电容，一般取535pF。C2是温度特性校正电容，一般取2040pF。电容C1、C2与晶体共同构成形网络，以控制振荡频率，并使输入输出移相180°。石英晶体振荡器的振荡频率稳定，输出波形近似于正弦波，可用反相器整形而得到矩形脉冲输出。2.5数字钟的计数器将计数器做适当的连接，就能实现秒、分、时计时功能。 74LS161是四位二进制加法计数器中规模集成电路。当计数脉冲输入端CP（引脚2）上加入计数脉冲时，计数器输出端QDQCQBQA上的电平变化情况如表一所示。从表一中可以看出，此时的各输出端以二进制的方式进位。由于它由四位组成，因而可以有24种状态。所以当输入第16个脉冲时，计数器的

6、输出状态恰好循环一次（从0000回到0000）。可见，四位二进制加法计数器同时又是十六进制计数器，它可以累计15个数（或15个脉冲）。图4 四位二进制加法计数器表一：四位二进制计数器状态表输入计数脉冲顺序计数器输出状态对应十进制数输入计数脉冲顺序计数器输出状态对应十进制数QDQCQBQAQDQCQBQA000000810008100011910019200102101010103001131110111140100412110012501015131101136011061411101470111715111115如果要将计数结果清除，只要在清零端（RD）加入一个负向清零脉冲即可（或将RD端瞬

7、时接地，以模拟负向清零脉冲）。表二是74LS161的功能表。表二：四位二进制加法计数器74LS161功能表CLKRDLDEPET工作状态×0×××置零10××预置数×1101保持×11×0保持（但C=0）1111计数计数器是数字钟的主要组成部分，本实验中用二只六十进制计数器分别作为图5 74LSL61接成十进制分秒计数，用一只二十四进制计数器作为小时计数。全部计数器都由中规模集成 的四位二进制加法计数器74LS161构成。十进制加法计数器由十六进制74LS161连接而成，如图五所示。图6 秒（分）计数器（

8、六十进制）秒计数器秒计数器可由一个十进制计数器和一个六进制计数器组合成六十进制的计数器。如图6所示。由于从个位向十位进位时，进位信号是在个位计数器从1001状态变到0000状态时发出的，本电路采用异步置零法，个位将1010信号经与非门反馈到异步置零端RD，即将Q3、Q1经与非门接到RD上，EP、ET、LD均接于高电位，保证计数器处于计数状态。D0、D1、D2、D3均接于低电位，使计数器从0000开始计数。16脚接电源，8脚接地。十位接成六进制，由于也是采用异步置零法，对应状态为0110，所以只要将Q2、Q1端经与非门接到置零端RD。另将个位的进位输出端CO接到ET、EP端，LD端接高电位，这样

9、，当个位计数达到1010，个位在清零的同时向十位进位，CO端输出高电平，十位计数器开始工作计数，计入1。当两计数器的整体状态为0101 1001（59）时，若再来一个脉冲，个位、十位同时清零，十位的进位输出端CO向更高一级输入信号。秒和分计数器之间的进位是在秒计数器由0101 1001状态（即计数到59秒）时变化到0000 0000状态（即回到零）时发出的。如图6所示是两片74LS161实现六十进制的接法。分计数器与秒计数器原理相似，在此不作累述。分脉冲由秒计数器的十位上的进位输出端提供。图7 时计数器（24进制）时计数器是一个二十四进制计数器，如图7所示，由一个二进制计数器和一个十二进制计数

10、器组合而成，仍使用两片四位二进制计数器74LS161实现。其原理与六十进制差不多，其输出端接于译码驱动器的输入端实。如图7。2.6译码和显示电路译码就是把给定的代码进行翻译，变成相应的状态，用于驱动LED七段数码管，只要在它的输入端输入8421码，七段数码管就能显示十进制数字。图8 数码显示管数字钟的显示部分由六只共阳极的半导体数码管组成。如图八所示是数码管七段字形排列图。它里面是由七只发光二极管组成，工作时，要求发光二极管的公共阳极接正电源。当某一发光二极管阴极加上低电平时，相应的发光二极管导通，这一段就会发光。若要显示十进制数的十个数码09，只要在相应的字段阴极上加低电平即可。例如：要显示

11、5时，则应在a、c、d、f、g各段阴极上加上低电平。为限制各发光二极管的电流，可在它们的公共阳极上串联一只240左右的限流电阻。图9 显示电路译码电路采用芯片74LS248实现，如图10所示，是七段译码驱动器74LS248。图10 七段译码驱动器74LS248表三 七段译码驱动器74LS248功能表十进数或功能输 入BIRBO输出字形LTRBIA3 A2 A1 A0Ya Yb Yc Yd Ye Yf Yg01 1 0 0 0 011 1 1 1 1 1 0011 × 0 0 0 110 1 1 0 0 0 0121 × 0 0 1 011 1 0 1 1 0 1231 &#

12、215; 0 0 1 111 1 1 1 0 0 1341 × 0 1 0 010 1 1 0 0 1 1451 × 0 1 0 111 0 1 1 0 1 1561 × 0 1 1 011 0 1 1 1 1 1671 × 0 1 1 111 1 1 0 0 0 0781 × 1 0 0 011 1 1 1 1 1 1891 × 1 0 0 111 1 1 1 0 1 19101 × 1 0 1 010 0 0 1 1 0 1111 × 1 0 1 110 0 1 1 0 0 1121 × 1 1 0

13、010 1 0 0 0 1 1131 × 1 1 0 111 0 0 1 0 1 1141 × 1 1 1 010 0 0 1 1 1 11510 0 0 0 0 0 0消隐× × × × × ×00 0 0 0 0 0 08脉冲消隐1 0 0 0 0 000 0 0 0 0 0 0灯测试0 × × × × ×11 1 1 1 1 1 12.7校准电路与整点报时校准电路实质上是一个由基本RS触发器组成的单脉冲发生器，如图10所示，从图中可知，未按按钮SB时，与非门G

14、2的一个输入端接地，基本RS触发器处图11 校准电路于1状态，即Q=1，Q=0，这时数字钟正常工作，分脉冲能进入分计数器，时脉冲也能进入时计数器。按下SB时，与非门G1的一个输入端接是基本RS触发器翻转为0状态，Q=0，Q=1。若所按的是校分的按钮SB1，则秒脉冲可以直接进入分计数器而分脉冲被阻止进入，因而能较快地校准分计数器的计数值，若所按的是校时的按钮SB2，则秒脉冲可以直接进入时计数器，而时脉冲被封锁，于是就能较快地对时计数器进行校准。校准后，将校正按钮释放，使其恢复原位，数字钟继续进行正常的计时工作。当分计到59min时，将分触发器QH置1，而等到秒计数到54s时，将秒触发器QL置1，

15、然后通过QL与QH相“与”后，再和1s标准秒信号相“与”，输出控制低音喇叭鸣叫，直到59秒时，产生一个复位信号，使QL清零，低音鸣叫停止；同时59秒信号的反相又和QH相与，输出控制高音喇叭鸣叫。当分、秒计数从59:59变为00:00时；鸣叫结束，完成整点报时。电路中的高、低音信号分别由CD4060分频器的输出端Q5和Q6产生。Q5输出频率为1024HZ，Q6为512HZ。高、低两种频率通过或门输出驱动三极管VT，图12 整点报时电路带动喇叭鸣叫。整点报时电路如图所示，要求在每个整点发出声响，因此要对每个整点进行时间译码，见表四。从表中相应的计数器状态可以看出，59分时，图中门U3的输出QC4Q

16、A4QD3QA3=1；59秒时，门U4的输出QC2QA2QD1QA1=1，因而门U6的输出为1。把该输出接至D触发器U7的输入端D，其CP端加1s脉冲，则在数字钟在计一秒到达整点时触发器的输出端Q=1，经音响驱动电路发出频率为1000HZ的一次高音，音响时间为1s。表四：分十位分个位秒十位秒个位QD4 QC4 QB4 QA4QD3 QC3 QB3 QA3QD2 QC2 QB2 QA2QD1 QC1 QB1 QA10 1 0 11 0 0 10 1 0 11 0 0 13 数字钟总原理图4 元器件清单序号元件名称原件数量参数1四位二进制计数器74LS1616247线译码器74LS42863译码显

17、示器LED6共阳极4喇叭BELL15四二输入与非门74LS00若干6分频器CD406017D触发器74LS74若干8电容C若干9电阻R若干10三极管Q1111四输入与非门NAND4212晶体振荡器132768HZ5 课程设计总结我们学习了数字电子电路和模拟电子电路，对电子技术有了一些初步了解，但那都是一些理论的东西。通过这次数字电子钟的课程设计，我们才把学到的东西与实践相结合。从中对我们学的知识有了更进一步的理解。在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。设计本身并不是有很重要的意义，而是同学们对待问题时的态度和处理事情的能力。至于设计的成绩无须看的太过于重要，而是设计的过程，设计的思想和设计电路中的每一个环节，电路中各个部分的功能是如何实现的。各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点。同一个