时序逻辑电路本章要求理解时序电路的一般组成特点

1、第十二章时序逻辑电路本章要求：理解时序电路的一般组成特点；熟悉和掌握描述时序电路逻辑功能的方法，会按步骤分析时序电路; 熟悉计数器、寄存器的电路组成和工作特点。12.1时序逻辑电路概述12.1.1时序逻辑电路的基本特征1.时序电路的特点-: 皿* 19*1a對 2/时序逻辑电路的纟訥方框图(1) 组成：一般由组合电路和存储电路(反馈电路)两部分组成。存储电路可以由触发器 构成，也可以由其它记忆器件构成。(2)结构框图：如图12-1所示。图中，X1X代表时序电路输入信号，Y1Y代表时序电路输出信号，W1wm代表存储电路输入信号，Q1Qi代表存储电路输出信号，X1 X和Qcn共同决定时序电路输出状

2、态Y1Yj。(3) 特点从结构上看：第一，包含组合电路和存储电路两部分。由于它要记忆以前的输入 和输出信号，所以存储电路必不可少。 第二，组合电路至少由一个输出反馈到存储电路的输 入端，存储电路的输出至少有一个作为组合电路的输入，与其它输入信号共同决定时序电路的输出。从功能上看：由于时序电路中含有存储电路，具有记忆功能，因此电路在任一时刻的稳定输出不仅取决于该时刻的输入，而且还与电路原来的状态有关。2时序电路逻辑功能的表示方法 常用的表示方法有：逻辑方程式、状态表、状态图、时序图12.1.2时序逻辑电路的种类 可分为同步时序电路和异步时序电路2时序电路逻辑功能的表示方法 常用的表示方法有：逻辑

3、方程式、状态表、状态图、时序图1)逻辑方程式：表示时序电路各组成部分之间关系的代数表达式。包括时钟方程、驱动方 程、输出方程、状态方程。时钟方程：触发器的时钟信号表达式，反映各触发器CP脉冲的逻辑关系。驱动方程：各触发器输入端的逻辑表达式。它反映了触发器输入端变量与时序电路的输入信号和电路状态之间的关系。一般有n个触发器就有n个驱动方程。输出方程：时序电路的输出逻辑表达式，反映了时序电路的输出端变量与输入信号和电路状态之间的逻辑关系。它通常为现态的函数。状态方程：将驱动方程代入相应触发器的特征方程中即可求得状态方程。它反映时序电路的次态与输入信号和现态之间的逻辑关系。因此状态方程又称次态方程。

4、(2)状态表：它是反映时序电路输出Y、次态Qn+1和输入信号X、现态Qi之间对应 取值关系的表格。将电路输入信号和触发器现态的所有取值组合代入相应的状态方程和输出 方程中进行计算，求出次态和输出，列表即可。(3)状态图：是反映时序电路状态转换规律及相应输入、输出取值情况的几何图形。 它以图形的方式表示时序电路状态的转换规律，是电路由现态转换到次态的示意图。(4)时序图： 即工作波形图。 它反映输入信号、电路状态和输出信号等的取值在时 间上的对应关系。12.1.2时序逻辑电路的种类时序电路按触发信号(CP脉冲)输入方式的不同，即电路状态转换情况的不同，可分为 同步时序电路和异步时序电路两大类。1

5、同步时序电路：对于同步时序电路来说，存储电路中所有存储单元(各触发器)状态的变化受同一时钟脉冲控制。即所有触发器的时钟输入端CP都连在一起，在同一时钟脉冲CP作用下，凡是具备翻转条件的触发器在同一时刻状态翻转。也就是说，触发器状态的更新和时钟脉冲CP是同步的。正因为如此，在分析同步时序电路时，往往可以不考虑时 钟条件，即不用写出时钟方程。2异步时序电路：各触发器状态的变化不受同一时钟脉冲控制。时钟脉冲只触发部分触发器，其余触发器则是由电路内部信号触发的。因此，凡具备翻转条件的触发器状态的翻转有先有后，并不都和时钟脉冲CP同步。也正因为如此，在分析异步时序电路时，必须要写出各个触发器的时钟方程，

6、这是绝对不能省略的。12.1.3时序逻辑电路的分析方法1时序电路分析的基本步骤(1)分析时序逻辑电路组成：确定输入和输出，区分其两个组成部分，确定是同步 还是异步时序电路。(2) 写相关方程式：根据给定的逻辑电路图，写出存储电路的驱动方程和时序电路 的输出方程，若为异步电路还需要写出时钟方程。(3)求各个触发器的状态方程： 把驱动方程代入相应触发器的特性方程中，即可求得状态方程。也就是各个触发器的次态方程。(4)列状态转换真值表(状态表)：首先列出输入信号和存储电路现态的所有可能 取值组合，然后代入状态方程和输出方程中进行计算，但需注意有效的时钟条件，如果不满足条件，触发器状态保持不变。也就是

7、说，只有触发器的时钟条件满足后，才需要代入状态方程和输出方程中进行计算求次态和输出。(5) 画状态图或时序图： 根据状态表可画出电路由现态转换到次态的示意图和在时 钟脉冲CP作用下，各触发器状态变化的波形图。(6) 描述(说明)电路的逻辑功能：归纳总结分析结果，确定电路功能。2时序电路分析举例图吃例 12/时序逻辑电路解(1)分析电路组咸.该电路由两个尿観趣尸弘构威存储电路筋知组會器件是一 f与门*无外加辑入值号，籀出侑号为 G 是一个同步时序电路.写相关方程式.由于是同步时抒电路，故时钟育程可省略.现只需写出驱动芳程和籀出芳程.掘动方程 1 鬲二 1 K：二卫= ； &二 Q：错出方

8、程* gQ：0：,(3)求各鯉发器的状态方程梅収上驱动方程代入 声鏈发鬻的的将性坊理理迂枫 迸行化简费换可猬状态方 程创心=鸟； +丘吃;=；cr=Jic;+e;=0：G：+0：o:=c;G;U)列状辭換算值表椅现态的各种取億期會代入状态有程碍到號态.代入输出方程緡到輪出.列嚴秋态表如下衰 12-1 所示.表 12/状态表CP0Q；ererc10001001i00310110411001(5)画状态图和时序图根据表12-1可画出图12-3 a)所示的状态图，图fC/o00 QI川 卜11 10/flil)此息图图 12-3 例 121 的状态图和时序图图中的00、01、10、11分别表示电路的

9、四个状态，箭头表示电路状态的转换方向。箭 头上方标注的/Cc,_TTLJTL_FL_rrL.1 IILI L为输出值。(6)归纳总结，确定逻辑功能。该电路为带进位输出的同步四进制加法计数器电路。12.2寄存器12.2.1数码寄存器1电路组成W孔 5 认C*J务 5 瓦I I ,1IJ I叫fhFFJFF吐CPc Oi內码图 12 七四位数码寄存器逻辑图2工作原理褚零.当毎=0 时，畀步濟零，融发器厅厂尸用同时嬉 0,即 4 个迫沿 D 融炭需都复 位 aoK 态.（2）当秫=】时，寄存銀工作；1送救.併上升滑到来时.无论寄存蟹中療来存放附救码是什么，如在并行数据输入端的数码 66 被并行入到

10、4 个融发 8S 中，根据 DMSffi 的特征方程 Qer=A.Qr1=即数码 6d 立刻被送入寄存器中此时2Q：0=GDDDA2保持.当歼 0 时*寄存器中的魏码保持不变.12.2.2移位寄存器1单向移位寄存器图 1Z7 由 D 融发器组成的右移位单向移位寄存器图12-7所示为由4个D触发器组成的4位右移位寄存器。这4个D触发器共用一个时 钟脉冲信号，因此为同步时序逻辑电路。(1)写相关方程式驱动方程D：=Q仍=盂，6 = 0；，0 = 0：(2)求状态方程D腔拔器的特征方稷为(C?t).将各驱动方程分别代入D触发器的特征方程中，井 逬行化简变换可得状态方程；Qjf =gj(CPt)QZX

11、Q：(3)假设电路初始状态为零，现依次串行输入数码D=1011，即电路输入数据D在第1、2、3、4四个CP脉冲时依次为1、0、1、1,由此可列出状态表如表12-3所示。表 1N3 右移位寄存器状态表CP输入数据D右轅移位寄存劉 i 出AGiA00000011100000100311010411101(4) 画出时序图根据表12-3可画出时序图如图12-8所示。图 12-8 右移&寄存器时序图(5) 确定电路逻辑功能从表12-3和图12-8可知：在图12-7所示右移位寄存器电路中， 随着CP脉冲的递增， 触发器输入端依次输入数据D，称为串行输入，输入一个CP脉冲，数据向右移动一位。这 样

12、，在4个移位脉冲的作用下，输入的四位串行数码1011将全部存入寄存器中。移位寄存器中的数码可由QBQ2QIQ0端同时输出，称并行输出，也可以从最右端Q3依次输出，称串行 输出，但这时需要继续输入4个移位脉冲才能从寄存器中取出存放的4位数码1011。也就是说，串行输出需要经过八个CP脉冲才能将输入的四个数据全部输出，而并行输出只需要四个CP脉冲。图任 9 由倔发器组成的左移位单向移位寄存器2双向移位寄存器既可将数据左移、又可右移的寄存器称为双向移位寄存器。图 1210 四位双向移位寄存器1223中规模集成移位寄存器图任门 74LS194 的逻辑符号图中.豆 q 为畀歩濬零靖，It 先级別哽高；$

13、、$：为工作行式曲 lEW，控剧寄存密的功讒；狂二为左 移魏据輸人端；为右移数据输人端；为并行数据输入端；Q：Q 为数据辐出端.各引脚 符号及所代衰的意义如裏 12-4 所示，其功能如喪 1 旷 5 所示.1逻辑功能（1）貫 0 功能：当瓦）=0 时，双向移位奇存器宜 OQ：都为 0 状态. 保持功絡 当x = b CP=O.RD= V时，収向移位寄存器保持鳶状态不（3）并籽送数功給 当 = h $3=li 时，在 弊上升谀作用下.铤DJd 端输人的数码念并石送入寄存器，显然屋同步并行送魏. 右碎行送薮功粧 当 忌=】，$=3 时，在 C?上升洽作用下，执行右秘功能.端辐入的数码依次送入歸器.

14、（5）左移串行送数功能 I 当屁=h S：Sc=10时在弊上升沿作用下.埶行左移功 SL兀齢入的数码依汶迸入寄存器.2移位寄存器的应用作为一种重要的逻辑部件，寄存器的应用是多方面的12)45671?Q引即符号引 Kb 縫CP时钟林入鏑（上升沿有散）矗数据港零箱入端（低电平有效）并行数据输入嫌g右鉀行数据输入矚%左移旱行歓据霜入鹉数据输出端氐 S工作方式控制端RDSLScCP功堆0XXX潘零100X保持10it右移110tS11!t并行輸入1）|利冲垃即fll莪12-4 -4LS194的引脚苻号及功能衰12-5 74LS194的功能衰C n il S3V4cp-TTrLTLJTrLrLrLn图

15、12-12 由 CT74LS194 构成的顺序鵬中发生器和工作波形(1)电路构 74LS194 搭睦移方式，基在移串行辅入信号取自 0：，畀歩濬零端屁擾高 电平 h 便6D；DD3 =(XXn* $屍=1】工作廩理工作开始前因再 DDDD 尸 0001. S；S;= 11,故当 CPt 到来时，电路执行 并行送煎功能出使电路初她狀态为 0020 = 0DQDLOOQI.然后将 S：改播成底电平 0,使恥: =10,电路执行左移揉作.此时，随蕃移位脉 i 中 CP 的輛入，数据从一送 TQT0：左移.由 0 。曙依次粽出顺序脉胛如图 12-12 b)所示顺序豚沖的宽度沖亡卩的一牛周期.12.3计

16、数器1计数器的概念计数器是数字系统中能累计输入脉冲个数的时序电路。它是由一系列具有存储信息功能的各类触发器和一些控制门组成的。2计数器的功能计数器的基本功能就是计算输入脉冲的个数。计数器是数字系统中应用最广泛的时序逻辑部件之一，它除了计数以外，还可以实现计时、定时、分频和自动控制、信号产生等 功能，应用十分广泛。3计数器的模计数器累计输入脉冲的最大数目称为计数器的模”用M表示。如M= 3的计数器，称三进制计数器，又称模3计数器。因此，计数器的模”实际上为电路的有效状态数。4计数器的分类计数器的种类很多，特点各异，通常有以下几种不同的分类方法(1)按CP脉冲的输入方式，即计数器中触发器翻转是否同

17、步可分为：同步计数器一计数脉冲同时加到所有触发器的时钟信号输入端，使应翻转的触发器同时翻转的计数器。异步计数器一计数脉冲只加到部分触发器的时钟输入端上，而其他触发器的触发信号则由电路内部提供，使应翻转的触发器状态更新有先有后的计数器。(2) 按计数过程中计数器数值的增减可分为：加法计数器一随着计数脉冲的输入作递增计数的电路。减法计数器一随着计数脉冲的输入作递减计数的电路。可逆计数器一又叫加/减计数器。 在加/减控制信号的作用下，既可递增计数，也可递减计- 1创1r 1- 01_1 1讥-111_1lea6-11_ i_bl输山麻雌#1,q 级f打vHIT 数的电路。(3) 按计数进制可分为：二

18、进制计数器一按二进制运算规律进行计数的电路。十进制计数器一按十进制运算规律进行计数的电路。其M= 10。任意进制计数器一二进制和十进制计数器之外的其他进制计数器。如三进制、六进制、五十进制计数器等。12.3.2异步二进制计数器1.异步二进制加法计数器图任13异步三位二进制加法计数器(1)分析电路组成(略)写招天方程式时钟方程：CP=CP, =Q”CP:= QI驱动方程：丿=屁=1,J K I*J=K：= 13)求各个融发器的状态方程由于尸的阳融发器实际上就杲 r 融发器，而厂融发器的特性忘程为Q=Q将对应驱劭方程代入特性有程中陽到状态方程防=“(CP*).QTQX erl-e；(&n(

19、4)列状态表由于T触发器只具有翻转功能，因此当时钟脉冲CP的下降沿到来时，触发器状态 将会在0和1之间变化，但应同时注意到，该计数器为异步时序电路， 各触发器有效的时钟 条件不同，故状态翻转是不同的。现列出状态表如表12-6所示。表1N6异步二进制加法计数器状态表Q；e;0crer1er时钟条件000001Q01a10CPoCP)010a1Is011100CP；CPxCP：10Q10ICPQ101i10CPiCP1110i11CPO111a00SSCP2(5)画出状态图和时序图由以上状态表画出状态图如图12-14 a）、时序图如图12-14 b）所示。b）时序图图 12-14 异歩三位二进制加

20、法计数器状态图和时序圏（6）归纳总结，确定该电路的逻辑功能该电路是一个异步三位二进制（八进制）加法计数器。2.异步二进制减法计数器图所示为由三个按庾功能的 JK 触歩器构成的貝歩二迸制減法计敕器.与图 12-13 比较可知，貝更将加法计較器中各触发器的输出由。端改沖端，则加法计数器便成为减法计数器了.此时，融发器F用状态的变化便发生在0、（ 0：t ）时刻，同理F尺状态的变化发生在（&t 时纵012-15 由 J 媲发器组成的三位二进制减法计数器心 Do000 00J 010II山011II1io io】too1234567 Kcp-TLrLrLrLrLTLrLrL町状鸟图偽50：12

21、-7 异歩二进制减法巒器状态表&时钟条件000111g 8 CPz111110CPo110101CPo CPi101100CP5100Q!1CPCPiCP：Q11010CPi010001CPCPi001000CP.1233同步二进制计数器1同步二进制加法计数器电路组陆 同步 S 位二逬制虫法计数器的电路如图 12-1?所示.电路由三个接成-功能的衲发器和门电路剧蛊CP是计数即幅心0仑是输出端矗是畀歩淨零轎E12-17 同歩验二进制加法计数器功能分析(1)写方程式驱动方程工 = h=(2)求状态方程将驱动方程代入 JK 触发器的持性方程旷;=JQ+疋倉中.经化简变换霉封状态方程;er,=

22、e;+ie:=e; e:+e; e;&rl=JzQ+g=o;o;+40(3)列状态转换真值表三位二进制计数器共有23=8种取值组合，将每一种取值代入以上各状态方程中计 算，求出次态，列状态表如表12-8所示。表128三位二讲制加扶计数器状杰表计数脉1中CPQe:e; er1Xcr1000001*001olI030100114011100510010161011107110111111000(4) 画出状态图和时序图 根据上表画出状态图和时序图分别如图12-18 a)、b)所示。jm_rm_Ti_n_rLn_时时序團010J| 込ET | 74LSI61RpP匕少尸列 I|2 TT 14 ij |6 T7 I*表 12-10 74LS161 功能表输入输出RDLDETEPCP5A6Dsft0Co0XXXXXXXX00Q010XXt土rfldi鬲1111tXXXX计数1i0XXXXXX保持1iX0XXXXX保持1234十进制计数器1异步十进制加法计数器异步十进制加法计数器是在四位异步二进制加法计数器的基础上经过适当修改获得的。它跳过了10101111六个状态，利用自然二进制数的前十个状态00001001实现十进制计数。图12-23是由四个JK触发