数字频率计课程设计

1、 数字频率计数器设计数字频率计数器的设计摘要在电子电路试验中，经常要对信号（方波、正弦波和其他脉冲信号）的频率进行检测，本课题应用所学的知识设计了一个简答的数字频率计数器，可对一般实验所用信号进行检测，并可将其测量结果显示出来本文粗略讲述了我如何通过课题设计将所学的理论知识应用到解决实际的问题当中的过程。讲述了数字频率计的工作原理以及其各个组成部分，主要包括：时基信号发生电路，整形放大电路，锁存电路，计数电路。时基信号发生器产生脉冲宽度为1s的脉冲信号，经整形后输入到主控门，只有在被测信号是高电平时，主控门打开，计数器进行计数，显示器进行显示，在计数器停止计数以后，通过时序控制电路输出一个负脉

2、冲锁存信号，将计数值打入并锁存，随后再产生一个负脉冲回零信号，控制所有的计数器回零，为下一次主控门开启计数做好准备。关键词：时基信号发生器；整形放大电路；主控门；锁存；1. 绪论1.1 设计课题的目的 (1)会运用电子技术课程所学到的理论知识，独立完成设计课题。 (2)学会将单元电路组成系统电路的方法。 (3)熟悉中规模集成电路和半导体显示器件的使用方法。 (4)通过查阅手册和文献资料，培养独立分析和解决实际问题的能力。培养严肃认真工作作风和严谨的科学发展。 (5)进一步培养学生对数字电路的综合应用能力和设计能力。1.2 应解决的问题 要求设计一个简易的数字频率计，其信号是给定的脉冲信号，是比

3、较稳定的。（1）测量信号:方波 ；（2）测量频率范围: 1Hz999Hz ; 110KHz;（3）显示方式: 3位数码管显示;（4）时基电路由 555 定时器及分频器组成, 555 振荡器产生脉冲信号,经分频器分频产生的时基信号,其脉冲宽度分别为: 1s, 0.1s;1.4 课程设计的指导思想 （1）设计可控的计数器、寄存器、及显示电路； （2）用555产生定时时基信号； （3） 用函数信号发生器产生待测信号； （4）计数结束时对数码管清零。2.方案选择2.1 设计原理 2.1.1 方案选择 数字频率计由四部分组成：时基电路、闸门电路、逻辑控制电路以及可控制的计数、显示电路。由555 定时器,

4、分级分频系统及门控制电路得到具有固定宽度T的方波脉冲做门控制信号,时间基准T称为闸门时间.宽度为T的方波脉冲控制闸门的一个输入端B.被测信号频率为fx,周期Tx.到闸门另一输入端A.当门控制电路的信号到来后,闸门开启,周期为Tx的信号脉冲和周期为T的门控制信号结束时过闸门,于输出端C 产生脉冲信号到计数器,计数器开始工作,直到门控信号结束,闸门关闭.单稳1的暂态送入锁存器的使能端,锁存器将计数结果锁存,计数器停止计数并被单稳2暂态清零. (简单地说就是:在时基电路脉冲的上升沿到来时闸门开启,计数器开始计数,在同一脉冲的下降沿到来时,闸门关闭,计数器停止计数.同时,锁存器产生一个锁存信号输送到锁

5、存器的使能端将结果锁存,并把锁存结果输送到译码器来控制七段显示器,这样就可以得到被测信号的数字显示的频率.而在锁存信号的下降沿到来时逻辑控制电路产生一个清零信号将计数器清零,为下一次测量做准备,实现了可重复使用,避免两次测量结果相加使结果产生错误.) 若T=1s,计数器显示fx=N(T时间内的通过闸门信号脉冲个数) 若T=0.1s,通过闸门脉冲个数位N时,fx=10N,(闸门时间为0.1s时通过闸门的脉冲个数).也就是说,被测信号的频率计算公式是fx=N/T.由此可见,闸门时间决定量程,可以通过闸门时基选择开关,选择T大一些,测量准确度就高一些,T小一些,则测量准确度就低.根据被测频率选择闸门

6、时间来控制量程.被测信号频率通过计数锁存可直接从计数显示器上读出.在整个电路中,时基电路是关键,闸门信号脉冲宽度是否精确直接决定了测量结果是否精确.因此,可得出数字频率计的原理框图如下:被 测 信 号闸 门计 数 器锁 存 器显 示 器IIIIIVVII逻 辑 控 制 电 路 时 基 电 路 图2.1 原理方框图2.1.2 选择此方案的优点电路的设计与元器件的选择都要力求简单，而此方案的选择正是以此为出发点，因为显示器本身是自带译码电路的，故在这个方案中，没有出现译码电路，总共由四大部分组成，用555构成的定时模块，结构简单，运行可靠，而且调节起来非常方便，操作起来也很简单，对于计数模块，采用

7、的是三块74LS160芯片，连接方便。2.2 设计分析 2.2.1 时基电路 其基本电路图如下:图2.3 时基信号发生器 555定时器组成的振荡器(即脉冲产生电路),要求其产生1000Hz的脉冲.振荡器的频率计算公式为:f=1.43/(R1+2*R2)*C),因此,我们可以计算出各个参数通过计算确定了R1取4.9千欧姆,R2取4.7千欧姆,电容取C1为15uf.C2取0.01uf，这样我们得到了比较稳定的脉冲2.2.2 逻辑控制电路 根据原理框图所示波形，在时基信号结束时产生的负跳变用来产生锁存信号，锁存信号的负跳变又用来产生清零信号,脉冲信号可由两个单稳态触发器产生，它们的脉冲宽度由电路的时

8、间常数决定。设锁存信号和清零信号的脉冲宽度tw相同，根据tw=0.7Rext*Cext可以计算出各个参数。这样当脉冲输入可以产生锁存信号和清零信号，其要求刚好满足要求，当手动开关按下时，计数器清零。其电路图如下：图2.5 锁存器模块图由调试波形可以看出设计的电路是正确的。74LS373的用法图2.7 74LS373N芯片 该芯片为具有三态输出的八D透明锁存器，输出端（Q1Q8）可直接与总线相连。当三态允许控制端 为低电平时，Q1Q8为正常逻辑状态。当为高电平时，Q1Q8呈高阻态，既不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。当锁存允许端LE为高电平时，Q随数据D而变。当LE为

9、低电平时，Q被锁存在已建立的数据电平。 74系列集成电路的电源额定值为+5±0.5V。超过5.5V会烧毁器件，低于4.5V不能正常工作。在进行实验时必须当心。2.2.3 计数、锁存、整形放大电路原理电路图图2.8计数模块图2.9锁存模块图2.10分频模块图2.11放大整形模块3. 过程论述脉冲信号的频率就是在单位时间内所产生的脉冲个数，其表达式为f=N/T，其中f为被测信号的频率；N为计数器所累计的脉冲个数；T为产生N个脉冲所需要的时间。在一定的时间T内，计数器所记录的结果与被测信号的频率成正比例。当T=1s时，计数器所记录的数值就是被测信号的频率。 5.总结本次实习是我到目前为止最

10、头疼也是收获最大的一次实习。我是电子信息工程专业的学生，设计是我们将来必需的技能，这次实习恰恰给我们提供了一个应用自己所学知识的机会，从到图书馆查找资料到对电路的设计对电路的调试再到最后电路的成型，都对我所学的知识进行了检验。可以说，本次实习有苦也有甜。本次设计经过反复论证最终敲定这种方案。翻阅大量论文、书刊，在老师指导下，顺利完成。所设计的电路简单完整，器件参数给定，性能较好。但还缺少实际调试，具体应用能力有待考核。由于设计者能力有限，及时间仓促，出现的问题还是很多。以后的设计中会积极更正。大学的课程设计给了我们和实践接触的机会，并且可以把自己这一年所学的理论知识的到合理的运用，因此在此过程中我非常的用心。在图书馆和网上找了不少的资料，也让我学习到了不少书本上没有学到的知识。通过课设，加强了对电子技术电路的理解，学会查寻资料方案比较，以及设计计算等环节，进一步提高分析解决实际问题的能力。了解与课程有关的电子电路以及元器件工程技术规范，能按课程设计任务书的技术要求，编写设计说明，能正确反映设计和实验成果，能正确绘制电路图。在课设过程当中熟悉了Multism仿真操作系统的运用，为我课设时画电路图节省了不少的时间。设计思路是最重要的，只要你的设计思路是成功的，那你的设计已经成功了一半。因此我们应该在设计前做好充分的准备，像查找详细的资料，