




版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
1、实验五 触发器及其应用一、实验目的1、掌握基本RS、JK、D 和T 触发器的逻辑功能2、掌握集成触发器的逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态,用以表示逻辑状态“1”和“0”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态,它是一个具有记忆功能的二进制信息存贮器件,是构成各种时序电路的最基本逻辑单元。1、基本RS 触发器图 71 为由两个与非门交叉耦合构成的基本RS 触发器,它是无时钟控制低电平直接触发的触发器。基本RS 触发器具有置“0”、置“1”和“保持”三种功能。通常称为置“1”端,因为时触发器被置“1”; R 为置“0”端,
2、因为=1)时触发器被置“0”,当时状态保持; 时,触发器状态不定,应避免此种情况发生,表91 为基本RS 触发器的功能表。基本 RS 触发器。也可以用两个“或非门”组成,此时为高电平触发有效。2、JK 触发器在输入信号为双端的情况下,JK 触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112 双JK 触发器,是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图72 所示。JK 触发器的状态方程为J 和K 是数据输入端,是触发器状态更新的依据,若J、K 有两个或两个以上输入端时,组成“与”的关系。Q 与为两个互补输出端。通常把 Q0、 的状态定为触发器“0”状态;而把Q1,
3、定为“1”状态。下降沿触发 JK 触发器的功能如表72注: 任意态 高到低电平跳变 低到高电平跳变Qn( ) 现态 Qn+1() 次态 不定态JK 触发器常被用作缓冲存储器,移位寄存器和计数器。3、D 触发器在输入信号为单端的情况下,D 触发器用起来最为方便,其状态方程为其输出状态的更新发生在CP脉冲的上升沿,故又称为上升沿触发的边沿触发器,触发器的状态只取决于时钟到来前D端的状态,D触发器的应用很广,可用作数字信号的寄存,移位寄存,分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D 74LS74、四D 74LS175、六D 74LS174 等。图 73 为双D 74LS74 的引
4、脚排列及逻辑符号。功能如表73。4、触发器之间的相互转换在集成触发器的产品中,每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的J、k两端连在一起,并认它为T端,就得到所需的T触发器。如图74(a)所示,其状态方程为:T 触发器的功能如表74。由功能表可见,当T0 时,时钟脉冲作用后,其状态保持不变;当T1 时,时钟脉冲作用后,触发器状态翻转。所以,若将T 触发器的T 端置“1”,如图74(b)所示,即得T触发器。在T触发器的CP 端每来一个CP 脉冲信号,触发器的状态就翻转一次,故称之为反转触发器,广泛用于计数电路中。同样,若将 D触发器端与
5、 D端相连,便转换成T触发器。如图75 所示。JK 触发器也可转换为D 触发器,如图76。5、CMOS 触发器(1)CMOS 边沿型D 触发器CC4013 是由CMOS 传输门构成的边沿型D 触发器。它是上升沿触发的双D 触发器,表 75 为其功能表,图77 为引脚排列。(2)CMOS 边沿型JK 触发器CC4027 是由CMOS 传输门构成的边沿型JK 触发器,它是上升沿触发的双JK触发器,表76 为其功能表,图78 为引脚排列。CMOS 触发器的直接置位、复位输入端S 和R 是高电平有效,当S1(或R1)时,触发器将不受其它输入端所处状态的影响,使触发器直接接置1(或置0)。但直接置位、复
6、位输入端S 和R 必须遵守RS0 的约束条件。CMOS 触发器在按逻辑功能工作时,S 和R 必须均置0。三、实验设备与器件1、5V 直流电源 2、双踪示波器3、连续脉冲源 4、单次脉冲源5、逻辑电平开关 6、逻辑电平显示器7、74LS112(或CC4027)74LS00(或CC4011)74LS74(或CC4013)四、实验内容1、测试基本RS 触发器的逻辑功能按图 71,用两个与非门组成基本RS 触发器,输入端R 、S 接逻辑开关的输出插口,输出端 Q、Q 接逻辑电平显示输入插口,按表77 要求测试,记录之。2、测试双JK 触发器74LS112 逻辑功能(1) 测试的复位、置位功能任取一只J
7、K触发器,、J、K端接逻辑开关输出插口,CP端接单次脉冲源,Q、 端接至逻辑电平显示输入插口。要求改变(J、K、CP处于任意状态),并在作用期间任意改变J、K及CP的状态,观察Q、状态。自拟表格并记录之。(2) 测试JK 触发器的逻辑功能按表78 的要求改变J、K、CP 端状态,观察Q、 状态变化,观察触发器状态更新是否发生在CP 脉冲的下降沿(即CP 由10),记录之。(3) 将JK 触发器的J、K 端连在一起,构成T 触发器。在 CP 端输入1HZ 连续脉冲,观察Q 端的变化。在 CP 端输入1KHZ 连续脉冲,用双踪示波器观察CP、Q、Q 端波形,注意相位关系,描绘之。3、测试双D 触发
8、器74LS74 的逻辑功能(1) 测试的复位、置位功能测试方法同实验内容2、1),自拟表格记录。(2) 测试D 触发器的逻辑功能按表 79 要求进行测试,并观察触发器状态更新是否发生在CP 脉冲的上升沿(即由01),记录之。(3) 将D 触发器的Q 端与D 端相连接,构成T触发器。测试方法同实验内容 2、3),记录之。4、双相时钟脉冲电路用JK触发器及与非门构成的双相时钟脉冲电路如图79 所示,此电路是用来将时钟脉冲CP转换成两相时钟脉冲CPA及CPB,其频率相同、相位不同。分析电路工作原理,并按图79 接线,用双踪示波器同时观察CP、CPA;CP、CPB及CPA、CPB波形,并描绘之。5、乒乓球练习电路电路功能要求:模拟二名动运员在练球时,乒乓球能往返运转。提示:采用双 D 触发器74LS74 设计实验线路,两个CP 端触发脉冲分别由两名运动员操作,两触发器的输出状态用逻辑电平显示器显示。五、实验预习要求1、复习有关触发器内容2、列出各触发器功能测试表格3、按实验内容4、5 的要求设计线
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 分红股合作合同范本
- 公司建材购销合同范本
- 车辆运输肉类合同范本
- 供货合同范本范文
- 养殖股东协议合同范本
- 华为购车合同范本
- 区代理商合同范本
- 储料仓合同范本
- 制作标识标牌合同范本
- 合理借款合同范例
- 服务响应时间和服务保障方案
- 蟾蜍毒抗病毒作用机制
- 光伏发电监理合同协议
- 新能源汽车概论课件 3.1认知纯电动汽车
- 【数学】小学四年级口算题大全(10000道)
- 中国脑出血诊治指南
- 信息安全意识培训课件
- 《食品标准与法规》知识考试题库300题(含答案)
- 社团活动情况登记表
- 人教版(2024)七年级上册英语各单元短文填空练习题汇编(含答案解析)
- 山东省潍坊市2023-2024学年高二下学期期末测试+英语试卷
评论
0/150
提交评论