高性能连续时间Sigma-Delta调制器系统级设计_图文

1、 微电子学与计算机2008年Sigma.Delta调制器理论上最大带内信噪比为:sNRi捌=警(2B一12(2,z l1(警2州(47r式中,z为调制器阶数,OsR为过采样倍数,B为量化器位数.提高调制器带内信噪比有三种方法:增加调制器阶数,提高过采样倍数以及增加量化器位数.然而调制器阶数的增加意味着电路复杂度以及功耗的增加;过采样倍数的提高意味着调制器工作频率必须成倍的提高;量化器位数的增加意味着电路复杂度的提高以及校准难度的增加.因此系统结构的确定必须综合考虑这些因素,设计出满足目标要求且代价最小的系统结构.本设计的目标是14位转换精度7.8M转换速率的AD转换器.7.8M的转换速率意味着

2、过采样倍数不能太大,否则电路的工作频率过高,调制器中的运放单元无法实现.本设计采用16倍过采样率,信号带宽7.8M也,电路工作频率为7.8×2×16= 249.6MHz.对于工作频率在250z的调制器来说,开关电容结构对运放的带宽要求比较苛刻,因此本设计只能选择连续时间电路结构.量化器位数B比调制器阶数n大1的单环结构SigHmDelta调制器具有稳定性高,电路复杂度低,对电路匹配要求低等优点1J.因此本设计采用3阶4bit量化的单环调制器,结构如图2所示.根据式(4该调制器最大带内信噪比为88.19dB,可以满足设计目标.设计调制器就是要设计调制器内3阶滤波器H(s,因为

3、H(s直接决定了STF(s和NTF(s,从而决定了调制器系统的性能.三阶前馈滤波器H(s的传输函数为:H(。:丛生冬坐堕鳖(5S。对于图2中的3阶调制器来说,加入一条如图3所示的反馈支路可以进一步对量化噪声进行整形从而抑制带内噪声.该支路会为H(s带来一对极点,也就是为N1F(s带来一对零点.通过调整零点的位置可以改善量化噪声的形状,使带内量化噪声水平更低.图2单环3阶4bit连续时间Si班mDelta调制器结构图3加入反馈的低通滤波器加入反馈支路对噪声整形的影响效果如图4所示.通过对比可以看出,在6z处加入的零点使信号频带内(07.8MHz量化噪声得到了进一步抑制.图4加入零点反馈回路的前后

4、结果对比包含反馈极点的滤波器传输函数为:肌=詈×型型磬舞芋趔(6式中,K:为对应N1F(s零点的系数,易知该零点频率为k=券×佤. 将式(6代入式(1、(2可得:S仃(s=丛!±竺!丝21±竺!丝±墨12f7、s3+mKls2+叫2(K2+K2s+3(K3+量己、7NTF(s=再面万蒜等等毛丽(8s3+c吐K152+叫2(K2+K:s+cu3(K3+j毛、。7对于3阶单环多bit的sigma.Delta转换器,当K1较大的时候调制器容易达到稳定2j,可以采用N,rF设计如图5所示,阻带衰减一55dB.图5陌幅度响应(全频带和基带.设计得到的各个

5、系数如下:K1=2.5,K2=2,K3=1,K:=0.025.考虑到实际运放电路输出摆幅的限制,需要在每个积分器的输出端乘以一个比例系数,从而确保制器结构如图6所示.图6加入摆幅比例因子的调制器由图6可见加入的比例因子nI口4并没有改变rF的系数,仅仅起到限制各级积分器输出摆幅整口1n4得到全部的系数如下:Kl=2.5,K2=2,K3=1,K4=2,K:=0.025:口l=2,口2=1.25,口320.25,口4=2.结果表明,输出信号的带内信噪比为88.3dB.图7调制器输出信号时域波形和功率谱密度3调制器的行为级建模文中使用VerilOgA语言对调制器的各个模块如积分器、环路滤波器、量化器

6、、DA转换器【6J等分调制器的电路调试平台,可以在实际设计电路模块时方便地检查该模块是否能够与调制器系统匹配.调制器行为级模型的仿真结果:输出信号的带内信噪比为88.5dB,与Matlab系统仿真结果大致相同.4结束语文中介绍了高速高精度多bit连续时间Sigma-Delta调制器的系统设计过程,并通过引入反馈零点改善系统的性能.仿真结果表明,该设计可以用于实现14位转换精度7.8z转换速率的AD转换器.参考文献:1Shahriar Rabii,Bfuce A w0Cdey.The di口of b-vdt.age,bw.p0、啊si印丝-ddta modulat。娼M.Neth盯l粕ds:I(1uw日Acad锄ic Publishers。1998.rnultobit dd协signn JVDnverterSM.Neth刊ands:王(1uw日Acad鲫ic PubIishers.2002.3Al】gI蜘Marques,Pdus0V,St州MS,et a1.0pti