阶段性考核之一——组合逻辑电路设计试验

1、阶段性考核之一：【平时成绩10分】组合逻辑部分设计型实验报告实验题目设计个实现两个位一 进制数相加的全加器电路学生姓名邹运班级电技122学号20任课教师邢晓敏实验成绩完成时间2013-11-301实验题目设计一个实现两个一位二进制数相加的全加器电路实验目的本次实验要求学生用多种方案分别设计一个实现两个一位二进制 数相加的全加器电路。其目的在于：1. 使学生深入理解分立元件构成的组合逻辑电路设计过程；2. 通过实验手段，使学生加深对典型集成中规模组合逻辑电路一一译 码器和数据选择器实现逻辑函数这一知识点的理解。3. 时初步锻炼学生的动手实践能力。1.用分立元件设计完成该功能电路。具体要求：(1)

2、 试用2输入与非门芯片实现该电路；【要求指明所需芯片型号、 功能和具体数量】(2) 试用最少个数的芯片实现该电路。【要求指明所需芯片型号、功 能和具体数量】(3) 以上两方案只需用Multisim仿真软件仿真实现即可，无需到实具体实验要求验室进行实物搭接。但在该实验报告中要求必须有完整的设计过 程和仿真电路图。2. 用3线-8线译码器7LS138设计完成该功能电路。【要求指明所需芯 片型号、功能和具体数量】3. 用双4选1数据选择器74LS153设计完成该功能电路。【要求指明所 需芯片型号、功能和具体数量】4. 以上1、2、3规定的实现方案要求都要用数码管来显示十进制的计 算结果。5. 上述2

3、、3两种方案的实现既要有Multisim仿真实验过程，又要求 到实验室进行实物搭接。在该实验报告中要有完整的设计过程、仿 真电路图和实验调试过程。6. 总结本次实验的收获、体会以及建议，填入本实验报告的相应位置 中。【收获、体会必须写！】设计过程一用分立元件设计完成两个一位二进制数全加器方案一：用2输入与非门实现1 .设计过程：根据输出函数中的异或关系，用四个与非门构成一个异或门。再用异或门和与非门实现全加器的加和S与进位C (i )。全加器逻辑表达式：*店G - +-1 +1 +- 1Cn =+ii + ABC 1丄FL it H 丄il H rL J.ftFL丄与非-与非式CO=A AB

4、-AB B Cl 'AB真值表如下:slI500000001100101001101100101010111001111112 所用器件：74LS00N* 3 四2输入正与非门3.仿真实现过程：A. 完成异或运算的4个与非门的连接；B. 全选复制粘贴形成第二个“异或门”，连接两个“异或门”实现求和运算；C. 放置第9个与非门；D. 放置74LS48与数码管，将运算结果与 74LS48输入端连接，74LS48输出端与数码管连接；E. 正确放置3个单刀双掷开关，完成3个全加器输入端的连接；F. 放置电源Vcc,分别与3个单刀双掷开关的一端连接，并与 74LS48的全部使能端连接；G. 放置

5、数字地GND分别与3个单刀双掷开关的另一端连接，并与 74LS48的两个高位空输入端以及数码管公共端相连；H. 进行电路仿真运算，正确显示运行结果。方案二：用最少个数的芯片实现1. 设计过程：真值表：A iBC-1SC0000000110010100110110010101011100111111根据真值表得到全加器逻辑表达式：鸟=（松6场）田Cco =（Aw-）c/+ 令坊2 所用器件：二输入异或门74LS86D*2二输入与非门74LS00D*23.仿真实现过程：在操作过程中，我把输出端设置与真值表的变量对应：S=S , Cg=Y。由于本身带有译码器的DCD_HE数码管来显示输入有效高电平个

6、数，所以可以验证接的是否正 确。最后，接线完成后进行仿真运行，然后从运行结果中纠正错误的地方，实现正确 仿真。用3线-8线译码器74LS138设计完成该功能电路【方案三】1 设计过程：3线一8线译码器74LS138输出有效的是低电平。将输出函数两次 取反，即可得到与非与非式。即输出的 1247项和3567项通过与非门输出便 得全加器的和S与进位C（ i）.其真值表如下：£00000001100101001101100101010111001111112 所用器件：74LS138D * 13线一8线译码器74LS20D * 1四输入与非门3.仿真实现过程：G1高电平有效，接VCC G2

7、低电平有效，接地。译码器的输入端 ABC依次 接DSWPK_三控制开关。把译码器的所需的输出端接到相应的四线与非门上，DCD_HI 数码管来显示输入有效高电平个数。 最后，接线完成后进行仿真运行，然后从运行结 果当中纠正出现错误的功能.用双4选1数据选择器74LS153设计完成该功能电路【方案四】1.设计过程：双四选一数据选择器中1Y可输出和S, 2Y输出进位C(i )。通过真值表，可判断 出数据输入中输入函数为S = ABC ABC ABC ABC=mC+mC +mC +mCC1=ABC ABC ABC ABC=mC+mC+m真值表如下:冈00000001100101001101100101

8、010111001111112. 所用器件：74LS153双4-1线数据选择器*1 74LS04六反相器*13. 仿真实现过程：在过程中未发现并纠正错误，并且钱查不出来。询冋老师，并重新学习74LS153双4-1线数据选择器的相关知识，重新做出了仿真。达到正确仿真。实验心得 刚接触到时，对自己没有信心，通过和一些懂的同学，学长交流之后自己逐渐的走进其中，也开始越来越熟悉，并且顺手，从错误到正确经历了一个探索道路。我已经设计出了与非门全加器、最 少门电路全加器74LS138改全加器，74LS153改全加器，这让我 收获很多。通过四种方法来设计全加器，从而更多的锻炼我的思维设计能力，而且最终我做到了,我觉得这对自己是一种很好的锻炼，也是值得肯定的地方。在仿真实验中，我们也有许多需要引 起注意，如芯片的选择与使用，这是我出过问题的地方。同时还要很好的。在今后的学习使用中 自己一定会越来越熟练越来越优秀。感谢这样的仿真练习。附录1：方案一仿真电路图11A3器 fu:.!踣 * H :!>-附录2:方案二仿真电路图VCC ' 14 ' r - - W Bi - - I-00:UU7IL5WOoie_MLSMD ：U5W 74LS4BD1 1 'x -