IC课设报告自复位锁存器设计(任炫光U201314480)

1、IC课程设计论文 自复位锁存器的设计自复位锁存器的设计 学院：自动化学院 专业：测控技术与仪器 班级：1301班 姓名：任炫光 U201314480 组员：王帅 U201314478 赵士煦 U201314475 二零一五年十一月 摘 要 该报告介绍了自复位锁存器的相关功能和自复位锁存器的基本原理及构成。基于0.18mmCMOS工艺进行设计，电源电压为1.8V。用Linux下的ADE(Analog Design Environment)用CMOS进行D触发器、RC延时电路、反相器的模拟搭建，调整好参数后用ADE进行硬件模拟仿真，最后组成自复位锁存器进行硬件模拟仿真。最终达到延时时间超过150n

2、s，上升下降时间小于1ns，迟滞时间小于1ns的要求。关键词：自复位锁存器； CMOS； ADE； 硬件模拟仿真Abstract The report describes the basic principle and structure of the self - reset latch，based on 0.18mm CMOS process design, power supply voltage is 1.8V. Setting up D flip flops、RC delay circuit、inverter in Linux from ADE (Analog Design Envi

3、ronment) used by CMOS. Adjusting to good parameter with ADE hardware simulation, and finally self-reset latch hardware simulation. Finally, the delay time is more than 150ns, the rise time and the fall time are both less than 1ns, and the lag time is less than 1ns.Keywords：Self - reset latch； COMS;

4、ADE；Hardware simulation目 录摘 要1目 录2第一章 绪论31.1选题背景31.2目的和意义3第二章 设计要求32.1设计题目描述32.2性能指标要求3第三章 设计原理43.1 自复位锁存器的原理43.2 CMOS原理53.2.1 CMOS简介53.2.2 CMOS反相器工作原理53.2.3 CMOS三态门工作原理53.2.4 CMOS RC延时电路63.2.5 CMOS或非门工作原理63.4 ADE（Analog Design Environment）软件概述7第四章 总体设计74.1 系统模块图74.2 分模块的详细设计84.2.1 D触发器模块84.2.2 RC延时

5、模块104.2.3 整形模块（反相器）104.3 宽长比的调节(详细介绍)114.3.1 反相器的宽长比114.3.2 RC延时电路的宽长比114.3.3 D触发器传输门（三态门）的宽长比144.3.4 D触发器或非门的宽长比14第五章 仿真及显示结果155.1 D触发器模块显示结果155.2 延时模块显示结果175.3 整形模块仿真结果175.4显示结果（详细介绍）17分工19心得总结19致 谢21参考文献21第一章 绪 论1.1选题背景 锁存器(Latch)是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。锁存器的最主要作

6、用是缓存，其次完成高速的控制器与慢速的外设的不同步问题，再其次是解决驱动的问题，最后是解决一个 I/O 口既能输出也能输入的问题。锁存器是利用电平控制数据的输入，它包括不带使能控制的锁存器和带使能控制的锁存器。1.2目的和意义自复位锁存器作为锁存器的特例有自动恢复原来信号状态的功能。这样不需要人工设置，自复位锁存器能在信号给出后延时特定时间重新回到初始状态这样在一些不方便人工干预的场合，自复位锁存器能很好的实现对信号的再控制。所以自复位锁存器在自动化越来越普遍的当今社会显得尤为重要。自复位锁存器具有：定时、延时、脉冲整形等功能。第二章 设计要求2.1设计题目描述设计一个自复位锁存器，其功能为：

7、（1）初始输出为OUT=0；（2）当输入一个窄脉冲（10ns）信号时，检测输入信号的上升沿，在上升沿到来的同时自复位锁存器的输出变为OUT=1；（2）在上述的输入窄脉冲撤销后，自复位锁存器的输出OUT=1仍能继续保持较长时间（100ns），而后自复位，回到默认状态OUT=0。2.2性能指标要求（1）查阅自复位锁存器的相关资料，设计合适的实施方案，确定电路结构中的详细参数；（2）基于0.18um CMOS工艺进行设计，电源电压为1.8V。（2）自复位锁存器的延时2ns，输出上升/下降时间1ns。完成设计报告。信号时序示意图 图1 电路框图图2 时序关系图第3章 设计原理3.1 自复位锁存器的原理

8、自复位锁存器是由D触发器、延时装置、反相器（整形装置）构成。D端接地，CP端接输入端，Q端经过延时装置与SD端相连，Q为输出端。最开始时有电路原理知输出端为低电平，当输入端给入高电平时，D端为低所以输出端为高电平。当Q端经过延时装置到达SD端后，SD为低电平有效，这时置为输出端为低电平，自复位锁存器的自复位过程完成。3.2 CMOS原理3.2.1 COMS简介 CMOS工艺是在PMOS和NMOS工艺基础上发展起来的。CMOS中的C表示“互补”，即将NMOS器件和PMOS器件同时制作在同一硅衬底上，制作CMOS集成电路。 优势：CMOS集成电路具有功耗低、速度快、抗干扰能力强、集成度高等众多 优

9、点。CMOS工艺目前已成为当前大规模集成电路的主流工艺技术，绝大部分集成电路都是用CMOS工艺制造的。 工艺:CMOS电路中既包含NMOS晶体管也包含PMOS晶体管，NMOS晶体管是做在P型硅衬底上的，而PMOS晶体管是做在N型硅衬底上的，要将两种晶体管都做在同一个硅衬底上，就需要在硅衬底上制作一块反型区域，该区域被称为“阱”。根据阱的不同，CMOS工艺分为P阱CMOS工艺、N阱CMOS工艺以及双阱CMOS工艺。其中N阱CMOS工艺由于工艺简单、电路性能较P阱CMOS工艺更优，从而获得广泛的应用。3.2.2 CMOS反相器工作原理 CMOS反相器由一个P沟道增强型MOS管和一个N沟道增强型MO

10、S管串联组成。通常P沟道管作为负载管，N沟道管作为输入管。这种配置可以大幅降低功耗，因为在两种逻辑状态中，两个晶体管中的一个总是截止的。处理速率也能得到很好的提高，因为与NMOS型和PMOS型反相器相比，CMOS反相器的电阻相对较低。 图 3.2.2 COMS反相器3.2.3 COMS三态门工作原理TP和TN是结构对称的器件，它们的漏极和源极是可互换的。设它们的开启电压|VT|=2V且输入模拟信号的变化范围为-5V到+5V。为使衬底与漏源极之间的PN结任何时刻都不致正偏，故TP的衬底接+5V电压，而TN的衬底接-5V电压。两管的栅极由互补的信号电压（+5V和-5V）来控制，分别用C和!C表示。

11、传输门的工作情况如下：当C端接低电压-5V时TN的栅压即为-5V，vI取-5V到+5V范围内的任意值时，TN均不导通。同时、TP的栅压为+5V，TP亦不导通。可见，当C端接低电压时，开关是断开的。为使开关接通，可将C端接高电压+5V。此时TN的栅压为+5V，vI在-5V到+3V的范围内，TN导通。同时TP的棚压为-5V，vI在-3V到+5V的范围内TP将导通。由上分析可知，当vI<-3V时，仅有TN导通，而当vI>+3V时，仅有TP导通当vI在-3V到+3V的范围内，TN和TP两管均导通。进一步分析还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。换句话说，当一管的导通电

12、阻减小，则另一管的导通电阻就增加。由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。这是CMOS传输出门的优点。在正常工作时，模拟开关的导通电阻值约为数百欧，当它与输入阻抗为兆欧级的运放串接时，可以忽略不计。图3.2.3 COMS三态门3.2.4 COMS RC延时电路用MOS管做电阻，是将一个NOMS管的栅极(G)接1.8V，漏极(D)和源极(S)就是电阻的两极。用MOS管做电容，是将一个nmos管的漏极(D)、源极(S)和衬底(B)都接地，成为一端，另一端就是栅极(G)，这样就形成一个两端电容了。3.2.5 COMS或非门图3.2.5 COMS或非门3.4 ADE(Analog

13、Design Environment)软件概述 ADEAnalog Design Environment,是美国Cadence公司开发的集成电路设计自动化仿真软件，其功能强大，仿真功能多样，包含直流仿真、瞬态仿真、交流小信号仿真、零极点分析、噪声分析、周期稳定性分析、和蒙卡特罗分析等，并可对设计仿真结果进行成品率分析和优化，大大提高了复杂集成电路的设计效率。第四章 总体设计4.1 系统模块图本次设计主要设计一个自复位锁存器，当触发器检测到脉冲波的上升沿时，输出高电平，并在延时一段时间后自动变为低电平。由于延时时间较长且要实现自复位功能，所以要用到RC延时电路并且用反相器整形。该模块设计总体结构

14、示意图如图4.1所示。设计方案如下：将自复位锁存器模块分为这样几部分：D触发器模块（D_trigger）、延时模块（delay_150n）、整形模块（1）。其中D触发器模块内部又包括有反相器模块、或非门模块、三态传输门模块。D触发器模块把输入的状态锁存起来，并在时钟脉冲上升沿时触发；延时模块主要是三级RC电路串联（电阻R、电容C均由NMOS管实现），通过调节mos管的宽长比来改变延时的时间；整形模块为两级反相器，将不规则的输出波形整为方波，从而降低输出波形的上升时间。图4.1模块设计总体结构示意图4.2 显示控制的详细设计 4.2.1 D触发器模块 D触发器模块的作用是将数据锁存并在上升沿来临

15、时将数据输出。SDN接至基本RS 触发器的输入端，它是预置端，低电平有效。当SDN=1时，不影响电路工作；而当SDN=0时，则会使输出为0。 内部结构及模块见下图。反相器（1）模块：或非门模块（or_inv）三态传输门模块（scq1） 4.2.2 延时模块 功能：将输出状态延长一段时间后再复位。延时模块内部结构如下：设计思路：根据RC电路的工作原理，将3个RC电路串联组成三级滤波电路（对于本题延时大于100ns，3级已经足够，若要延时更长时间，可多串联几级RC），完成延时功能。由于本题是基于0.18mmCMOS工艺进行设计，故电阻、电容都需用MOS管来制作。MOS管做电阻，是将一个nmos管的

16、栅极(G)接1.8V，漏极(D)和源极(S)就是电阻的两极。MOS管做电容，是将一个nmos管的漏极(D)、源极(S)和衬底(B)都接地，成为一端，另一端就是栅极(G)，这样就形成一个两端电容了。通过改变MOS管的宽长比来调节电阻电容的大小，从而改变延长时间。MOS管构成电阻电容的模型如下。 左图为电阻，右图为电容。4.2.3 整形模块（反相器）整形模块是两个反相器串联。反相器具有整形功能，可以将不规则的波形转换为方波，降低方波的上升时间。内部模块如下：4.3宽长比的调节4.3.1反相器的宽长比：因为反相器和RC延时装置对PMOS和NMOS管的宽长比有要求，不同的宽长比对于反相器的波形的上升下

17、降时间和RC延时装置的延时时间有不同的影响，所以宽长比在整个电路中起到了关键的作用如果反相器为初始的宽长比整形效果不会很好,经过多次调整确定了反相器的NMOS和PMOS的宽长比：PMOS管：长：180n/宽：4.4u NMOS管：长：180n/宽：440n（即PMOS宽长比要比NMOS宽长比大大约10倍）4.3.2 RC延迟电路的宽长比：RC延迟电路也需要调节宽长比：这样的宽长比导致RC充放电过快，导致输出的信号不具有延时功能甚至比输入信号还要短经调试，当电阻的宽长比减小时，电容宽长比减小时，电路的延迟时间会增大将RC延时电路的电阻NMOS管：长：1u/宽：600n 电容的NMOS管：长：1u

18、/宽：6u 这输出的波形为：将RC延时电路的电阻NMOS管：长：1u/宽：600n 电容的NMOS管：长：6u/宽：6u 这输出的波形为：经过调整将RC延时电路的电阻NMOS管：长：6u/宽：600n 电容的NMOS管：长：6u/宽：6u 这输出的波形为：输出延时就能大于150ns4.3.3 D触发器传输门（三态门）的宽长比：经调试三态门的NMOS和PMOS的宽长比：PMOS管：长：180n/宽：220n NMOS管：长：180n/宽：220n（即为初始值）4.3.4 D触发器或非门的宽长比：或非门的宽长比和电路的上升时间也是有一定的关系，但也有个限度，当或非门的PMOS宽长比为原始值时，上升

19、时间会又说变大。经调试当PMOS管：长：180n/宽：2.6u NMOS管：长：180n/宽：220n是有较好的上升时间。但是当宽过大时会出现如下情况所以综上：适合或非门的最佳宽长比为：长：180n/宽：2.6u NMOS管：长：180n/宽：220n。总结：大部分的PMOS宽长比要大于NMOS宽长比是因为电子的迁移率要大于空穴的迁移率，PMOS是空穴，NMOS是电子，所以PMOS的宽长比要大于NMOS的宽长比。第5章 仿真及显示结果本设计利用CAD软件进行设计与编译仿真。5.1 D触发器模块显示结果反相器或非门三态传输门D触发器5.2延时模块显示结果 5.3 整形模块仿真结果 5.4显示结果

20、仿真之后就可以看见如下结果：有波形图得到延时时间大于150ns且波形的迟滞时间小于1ns，上升时间和下降时间均小于1ns。综上，设计自复位触发器符合题目要求分工在共同理解题目的基础上分工如下：王帅 40% 主要负责整体设计，传输门模块、或非门模块、D触发器模块、延时模块、整形模块的编写，以及总体的锁存器构建，了解ADE软件的使用方法。任炫光 40% 主要负责各个传输门模块、或非门模块、延时模块、D触发器模块的宽长比的调节以及整体仿真，了解ADE软件的使用方法。赵士煦 20% 主要前期搜集资料，ADE软件的安装，反相器模块的编写以及调节仿真，了解ADE软件的使用方法。 心得总结在本次IC课设中，

21、我主要负责各模块的宽长比调节，以及最后的总体仿真大约占40%的工作量。我们组选的是第10题，也就是基于0.18mmCMOS工艺进行设计自复位锁存器这一题。我们组选好题目后讨论了一下，几乎没有任何思路，甚至连题目表达的什么意思都不懂，网上也找不到任何自复位锁存器的资料，当时就有点失去信心了。我们先咨询了自己的微机原理老师，老师给我们说自复位锁存器的效果相当于单稳态触发器。我们又咨询了助教，助教给我们提供了两种方法，一种是单稳态触发器，还有一种就是用D触发器和延时装置组成的自复位锁存器。我们决定从看起来较为复杂的第二种方法开始做起，因为之前对硬件模拟及ADE的软件不是很了解，所以从网上和图书馆找了大量的相关资料，记得安装Linux系统是就遇到了不少的问题，经过百度，最终得到结局我在调试C、PMOS管的宽长比时也遇到了很多问题，首先是RC电路延时的问题，MOS管最初的宽长比只能延时到4NS左右，我在网上查阅了资料，和多次尝试，终于发现，宽长比越大延时时间也就越长，于是经过多次的调试，终于找到了相对满意的宽长比。其次就是反相器，刚开始反相器的整形效果并不是很好，后来查阅了资料发现大部分的PMOS宽长比要大于