IP101单端口快速以太网收发器(中文版)

1、10/100M单端口快速以太网收发器特性 10/ 100Mbps 的 TX全双工或半双工支持自动的MDI/MDIX （介质相关交叉）功能完全符合 IEEE 802.3/802.3U支持IEEE 802.3U自动协商支持 MII / RMII / SNI 接口 IEEE 802.3全双工控制规范支持自动省电模式支持基线漂移（BLW）补偿支持中断功能支持中继模式内置2.5V的调节器提供3.3V电源基于DSP的PHY收发器技术使用25MHz的晶体振荡器或50MHz振荡的ref_clk信号作为时钟源灵活的LED显示速度、双工、链接、活动和碰撞状态通过MDC和MDIO与其他MAC通信时支持流量控制 0.

2、25u CMOS 技术， 48引脚LQFP封装支持无铅封装（请参阅订单信息） 一般说明IP 101A还提供媒体独立接口（ MII） /串行网络接口（ SNI）或简化媒 （RMII ）连接不同类型的10/100Mb ps的媒体访问控制器（MAC）。 设计使用5类非屏蔽双绞线电缆连接到其它局域网设备。收发器是用先进的CMOS技术制造的，该芯片只需要3.3V的电源并IP 101A LF可以实现网络用双绞线 RJ-45IP 101A LF是一个IEEE 802.3/802.3U兼容的单端口 10/100Mbps快速以太网收 发器。它支持自动的MDI/MDIX功能以简化网络安装和减少系统维护成本。为 了

3、提高系统的性能，IP 101A提供了一个硬件中断引脚 指示链接、速度和双工状 态的变化。体独立接口IP 101A LFIP 101A LF 在自动节能模式消耗非常低的功率。接口适配器连接。它也可以很容易地实现集线器、交换机、路由器、接入点。目录: 特性 总则 目录 修订历史 接收和发送数据的路径框图 引脚定义1引脚描述2寄存器描述3功能描述4串行管理界面5晶体规格6布局准则7电气特性7.1直流特性7.1.1绝对最大额定值7.1.2功率消耗7.1.3操作条件7.1.4电源电压7.2交流特性7.2.1 Mil定时时序7.2.2 RMII定时时序7.2.3 SMI定时时序 8订单信息9封装和机械规范

4、修订历史修订#改变描述IP 101A LF-DS-R01初始版本。IP 101A LF-DS-R02添加晶体规范和 Mil交流定时。IP 101A LF-DS-R03修改？页7.1.2功耗。IP 101A LF-DS-R04修改？页寄存器5.11。IP 101A LF-DS-R05添加无铅圭寸装信息。IP 101A LF-DS-R06修改通用描述和修改应用程序图。IP 101A LF-DS-R07修改15页的MII reg3内容。IP 101A LF-DS-R08删除线路图。IP 101A LF-DS-R09修改第5页的引脚定义。IP 101A LF-DS-R10删除 序言”和修改Page30

5、的X1输入电压IP 101A LF-DS-R11修改第7页的“ RXER引脚描述。IP 101A LF-DS-R12在第？页和？页添加 SMI时序图。接收和发送数据的路径框图TXORJ-45ConnectorRXIFig Lire 1: Flow chart of IP101A LF图1： IP101A LF的流程图引脚配置51a 二.走JEx YF-.7-zil -A -虧3T. A24. KX ERIN riPi >5. CRSLtDMOBJ?. SPUil. R DVCFS PV+ h KP IK41.切怡班 RXIIIrsoiIP101ALF15. RXIU44 MITi SSl

6、IfFast Ethernet Single Phy Transceiver Chip48 pins LQFP package17. DCSD45. DGVTl16. HX < LKC50Sr a4* 115. LLDiKH n4T.14,11MX1551 J* LED*PE1YAD5_=才年oqxxfi图2: IP 101A LF引脚分配二=、二二mt91引脚描述类型描述LI上电或复位的锁存输入I/O双向输入输出I输入O输出类型描述PD内部下拉PU内部上拉P电源OD开漏引脚号标识类型描述媒体独立扌接口（ Mil ）和物理层（PCS）-管理接口引脚25MDCI管理数据接口时钟： 此引脚提

7、供了一种时钟参考MDIO。时钟频率可达10MHz。26MDIOI/O管理数据接口的输入 /输出：这些引脚的功能是在物理层 （PHY ）和媒体访问控制器（MAC）之间传输管理信息。媒体独立接口（ Mil ）和物理层（PCS）-媒体独立接口（ MII）引脚2TX_ENi(PD)发送使能（允许）:此引脚高电平输入有效。在电平高状态，它表明，在TxD 3:0展现的数据是有效的。7TX_CLKO发送时钟：当芯片工作在Mil模式时，此引脚提供了一个 25MHz（100BT）和 2.5Mbps（10BT）的连续时钟作为TXD3:0和TX EN的定时参考。3, 4,5, 6TXD3:0I数据传输：当TX_EN

8、设置为高电平时，在 TX_CLK的冋 步下，MAC通过这4条线与PHY传输数据。22RX_DVO接收数据有效：在高电平状态表示数据流呈现在RXD0:3线，而低电平意味着没有数据交换发生。16RX_CLKO接收时钟：该引脚提供了 25MHz （100BT）或2.5MHz（10BT） 时钟，而RX DV引脚使用这个引脚在信息产业部的借鉴。18, 19,20, 21RXD3:0O接收数据：这4个数据线是PHY是传输路径，在RX_CLK 的同步下 将数据发送到 Mac。24RX_ERO(PD)接收错误：当解码接收的数据中有错误发生，此引脚输出 高电平时。（注意：这个引脚已经在内部拉低。外部还需 要5.

9、1K下拉电阻是为了避免噪音干扰。）1COL/RMIIO/Li( PD)碰撞检测：当此引脚输出高电平信号表示检测到碰撞。RMII模式：在上电复位期间，该引脚的状态被锁存，并根据 MII/SNIB （pin44）确定 MAC 接口RMII MII /SNIB1XRMII 接口01MII 接口00SNI 接口（注意：这个引脚在芯片内部拉低）23CRS/LEDMODO(PD)载波侦听：当该管脚输出高电平指示在发送或接收中，低 电平指示线路空闲状态。LEDMOD :在上电复位期间，该引脚的状态被锁存以确 定哪个LED模式可操作，请参阅 LED引脚说明。（注意： 这个引脚内部拉低）引脚号标识类型描述RMI

10、I (Reduced Mll 简化 Mil)7REF_CLKI参考时钟输入：此引脚是一个输入引脚，在RMII模式作为50MHz 参考时钟（REF CLK）。16C50M_OO参考时钟输出： 此引脚在RMII模式可配置为50MHz时钟 输出。拥有 25MHz晶体振荡器时，IP 101A LF能在RMII 模式下产生50MHz输出。2TX_ENI(PD)发送使能：指示Mac进行发送操作5,6TXD1:0I两位数据传输24RX_ERI/O接收错误22CRS_DVO载波侦听和接收数据有效20, 21RXD1:0O两位数据接收SNI (SerialNetwork In terface串行网络接口 ）：仅

11、用于 10Mb ps2TX ENI(PD)发送使能：指示Mac进行发送操作7TX CLKO发送时钟：10MHz，物理层（PHY）产生的时钟6TXD0I传输串行数据16RX CLKO接收时钟：10MHz，从接收数据中恢复的时钟1COLO碰撞检测23CRSO载波侦听电缆传输接口34MDI_T PI/O发射输出对： 差分对共享100Base-TX和10Base-T模式。33MDI_TNI/O当配置为100Base-TX，输出是MLT-3的编码波形。当配置 为10Base-T，输出曼彻斯特码。31MDI_R PI/O接收输入对： 差分对共享100Base-TX和10Base-T模式。30MDI RNI

12、/O引脚号标识类型描述集成电路的配置选项43ISOLI(PD)加载高电平到该引脚将使 IP 101A LF与其他Mac隔离。这 还将隔离MDC/MDIO管理接口。当此引脚被激活时功耗 最小。这引脚可以直接连接到GND或VCC。（内部有弱下拉即默认无效）40RPTRI(PD)咼电平使能此引脚将令 IP 101A LF进入中继器模式。该引 脚可以直接连接到 GND或的VCC。（内部有弱下拉即默 认无效）39SPDLI/O( PU)该引脚在上电或复位时锁存输入。设为高电平令IP 101ALF进入100Mbps的操作。该引脚可以直接连接到 GND或 VCC。（内部弱上拉即默认使用 100Mbps）38

13、DPLXLI/O( PU)该引脚在上电或复位时锁存输入。设置高电平为全双工。 该引脚可以直接连接到 GND或的VCC。（内部弱上拉以默认全双工）37AN_ENALI/O( PU)该引脚在上电或复位时锁存输入。高电平启用自动协商模式，低电平为强制模式。该引脚可以直接连接到GND或的VCC。（内部弱上拉默认启用自动协商模式）41APSI(PU)咼电平令IP 101A LF启用APS模式。此引脚可直接连接到GND或VCC。请参阅电源掉电模式描述以获得更多的信 息。（内部弱上拉即默认启用APS模式）44MII_SNIBLI/O( PU)该引脚在上电或复位时锁存输入。高电平令IP 101A LF进入Mi

14、l操作模式。低电平为 SNI模式。该引脚可以直接连接到GND或VCC。（内部弱上拉以默认设置 Mil模式）引脚号标识类型描述LED模式1LED模式2LED0LINKLINK /ACT(bli nking)LED1FULL DUPLEXFULL DUP LEX /COL(bli nki ng)LED210BT /ACT(bli nki ng)10BTLED3100BT /ACT(bl in ki ng)100BTLED4COL （碰撞）ReservedLI/OPH YADO/LED和PHY （物理层）地址配置 这五个引脚在复位期间锁存到IP101A LF初始复位后的正常操作中，他们作为状态指示

15、效，由复位期间每个锁存的物理地址4:0存状态是低则高电平有效。此外，IP 101A选择LED模式2,则只需4个发光二极管作为状态指示。默认的是以配置用于 Mil管理寄存器接口的 PHY地址4:0。在LED的驱动引脚。驱动极性，低电平或高电平有 状态决定。如果锁存状态是高则低电平有效，如果锁LF提供2个LED操作模式。如果是通过拉高CRSLED模式1。LEDO10PH YAD1/LED1LI/O12PHYAD2/LED2LI/O13PHYAD3/LED315PHYAD4/LED4LI/OLI/O物理地址0 状态：模式1:连接时激活。 模式2:连接时激活，发送或接收数据时闪烁。 物理地址1 状态：

16、模式1:全双工操作时激活。模式2:全双工操作时激活，发生碰撞的时候闪烁。 物理地址2 状态：模式1:以10BASE-T模式连接时激活，当发收发数据时 闪烁。模式2:以10BASE-T模式连接时激活。 物理地址3 状态：模式1:以100Base TX模式连接时激活，当发收发数据时 闪烁。模式2：以100Base TX模式连接时激活。 物理地址4 状态：模式1:发生碰撞时激活。模式2：保留。引脚号标识类型描述时钟和其他-晶体震荡输入/输岀引脚47X2O25MHz的晶体输出：连接到晶体提供响应输出。当X1由一个外部25MHz振荡器驱动的时候必须悬空。46X1I25MHz的晶体输入：连接到晶体提供25

17、MHz晶振输入。 如果使用了一个 25MHz外部振荡器，X1应连接到振荡器 的输出。如果一个50MHz的时钟应用于 Pin7, X1应该连 接到VSS或2.5V VDD。请参考时钟源描述。时钟和其他-其他引脚42RESET_NIRESET_N :提供一个低电平的信号将复位芯片。要执行一个完整的复位功能，在25MHz的时钟（X1 ）下，RESET_N 的低电平必须维持至少 10个时钟周期方能出 现上升沿。芯片要在RESET_N上升沿后延迟2.5ms才能操作。2.5ms延迟是为了保证系统的稳定性。48INTRO(OD)中断引脚：当Mil寄存器17:< 15 >设置为高，此引脚被用 作一

18、个中断引脚（注意：这是一个开漏输出， 所以需要外 部上拉电阻）27TEST_ON1 (P D)测试使能：该引脚设置为高电平运行测试模式，而正常运行时该引脚不需要连接。（内部弱下拉默认禁用测试模式）28ISETI传输偏置电阻连接： 此引脚应该通过一个 6.2k Q （1% ） 电阻连接到 GND定义以电流驱动传输的 DAC。供电和接地32REGOUTP稳压电源输出：这个稳压输出供IP 101A LF数字电路。36AVDD33P3.3V模拟电源输入：这是一个3.3V模拟电路的电源， 应 注意解耦。29,35AGNDP模拟地：这2个引脚应该连接到主板上的 GND。8REGINP稳压电源输入：这是一个

19、从Pin32获得的稳压电源输入。无需外部调节器。14DVDD33P3.3V数字电源输入：供数字电路使用的 3.3V电源。11,17,45DGNDP数字地：这3个引脚应该连接到主板上的 GND。2、寄存器描述位名称描述/使用默认值(H):3100Register 0 : Mil控制寄存器15Reset一旦设置，将使物理层（PHY）的状态和控制寄存器恢复 默认状态。此位也会自动清除。1=软件复位0 =正常运行0, RW14Loop-back这一位允许发送的数据环回到接收数据路径，即，发送到 接收端。在编程这一位后，IP 101A LF至少需要512us完 成连接。TX / RX数据包应该在 512

20、us后被激活。1 =启用环回0=正常运行0, RW13Sp eedSelecti on这一位设置传输速度。1 = 100Mb ps0 = 10Mb ps1, RW12Auto-Negotiati onEn able这一点决定了自动协商功能。1 =启用自动协商；位 13和8将被忽略。0 =禁用自动协商；在这种情况下，位 13和8将决定连接 速度和数据传输模式。自动MDIX功能应禁用（reg16.11 = 1）。请参阅7节自动MDIX功能细节描述。1, RW (TP)11Po werDow n这一位置位，将关闭 PHY芯片供电和内部晶体振荡器电 路。MDC与MDIO仍然活动以维持 MAC的访问。1

21、 =掉电0 =正常运行0, RW10Isolate1 =电隔离 Mil硬件但不隔离 MDC和MDIO0 =正常运行0,RW9RestartAuto-Negotiati on这一位可以重启自动协商功能。1=重启自动协商0=正常运行0, RW8Dup lexMode在禁用自动协商时该位设置双工模式（位12 = 0）1=全双工0=半双工完成自动协商后，这一位也将反映协商的双工状态。（1:全双工，0:半双工）1, RW7Collisi onTest1 =启用Col信号测试0 =禁用Col信号测试0,RW6:0Reserved0, RO位名称描述/使用默认值(H): 7849Register 1 : M

22、il 状态寄存器15100Base-T41 =启用100Base-T4 支持0 =抑制100Base-T4 支持0, RO14100Base-TXFull Duplex1 =启用100Base TX 全双工支持0 =抑制100Base TX 全双工支持1, RO13100Base-TXHalf Dup lex1 =启用100Base TX 半双工的支持0 =抑制100Base TX 半双工的支持1, RO1210Base-T Full Dup lex1 =启用10Base-T 全双工支持0 =抑制10Base-T 全双工支持1, RO1110_Base-THalf Duplex1 =启用10B

23、ase-T半双工支持0 =抑制10Base-T半双工支持1, RO10:7Reserved0, RO6MFP reambleSupp ression该IP 101A LF将接受报头抑制管理框架。 该IP 101A LF接 受管理框架没有报头。复位后第一个SMI读/写事务至少需要32比特的前导报头。按IEEE802.3u规格任何两个管 理事务之间必须要一个空闲比特。1, RO5Auto-Negotiati onCom plete1 =自动协商过程完成0 =自动协商过程未完0, RO4RemoteFault1 =检测到远程故障（读取时自动清除）0=没有远程故障检测0, RO/LH3Auto-Neg

24、otiati on1=链路没有经历过失败的状态0=链路已经经历了失败状态1, RO2Link Status1=已建立有效链路0=未建立有效链路0, RO/LL1JabberDetect1 =检测到Jabber状态0 =未检测到Jabber状态0, RO/LH0Exte ndedCap ability1 =扩展寄存器的容量（性能）0 =基本寄存器的 容量（性能）1, RO位名称描述/使用1默认值(H): 0243Register 2 : PHY 标识寄存器 115:01 PHYID11IP 101A LF的物理标识符ID供软件识别1 0X0243, RORegister 3 : PHY 标识寄存

25、器 215:0P HYID21 IP 101A LF的物理标识符ID供软件识别0X0C54, RO注意：Register 2和register 3标识寄存器一起构成供应商模型、模型版本号和组织唯一标识 符（OUI）信息。32位全部分配在这 2个寄存器中，并且在需要时所有位都可以返回零。寄 存器2包含OUI重要标志的最高和最低位，供应商的模型，模型版本号分配在寄存器位名称描述/使用默认值(H): 0001Register 4 :自动协商通告寄存器15NP下一页情况位。0=传输的主要性能数据页1 =传输协议特定的数据页0, RO14Reserved0, RO13RF1 =通告远程故障检测能力0=不

26、通告远程故障检测能力0, RW12Reserved0, RO11Asymmetric.P ause1=本地节点支持非对称流动控制0 =本地节点不支持非对称流动控制0, RW10P ause1 =本地节点支持流量控制0=本地节点不支持流量控制0, RW9T41 =本地节点支持 100Base-T40 =本地节点不支持 100Base-T40, RO8TX FullDup lex1 =本地节点支持 100Base-TX 全双工0 =本地节点不支持100Base-TX 全双工1, RW7TX1 =本地节点支持 100Base TX0 =本地节点不支持 100Base TX1, RW610 FullD

27、up lex1 =本地节点支持 10Base-T全双工0 =本地节点不支持 10Base-T全双工1, RW5101 =本地节点支持 10Base T0 =本地节点不支持 10Base T1, RW4:0Selector二进制编码选择器支持这个节点。目前只有CSMA/CD< 00001 >指定。没有其他协议的支持。<00001>RO位名称描述/使用默认值(H)： 0000Register 5 :自动协商链路伙伴能力寄存器(ANLPAR)15Next Page下一页情况位。0 =传输的主要性能数据页1 =传输协议特定的数据页0, RO14Acknowledge1 =链路伙

28、伴告知已收到本地节点的接收性能数据字0 =无确认0, RO13RemoteFault1 =链路伙伴表明有远程故障0 =链路伙伴未表明有远程故障0, RO12Reserved0, RO11Asymmetric.P ause1 =链路伙伴支持非对称流动控制0 =链路伙伴不支持非对称流动控制0, RO10P ause1 =链路伙伴支持流量控制0=链路伙伴不支持流量控制0, RO9T41 =链路伙伴支持 100Base-T40 =链路伙伴不支持 100Base-T40, RO8TXFD1 =链路伙伴支持 100Base-TX全双工0 =链路伙伴不支持100Base-TX 全双工0, RO7100Bas

29、e-TX1 =链路伙伴支持 100Base TX0 =链路伙伴不支持 100Base TX0, RO610FD1 =链路伙伴支持 10Base-T全双工0 =链路伙伴不支持 10Base-T全双工0, RO510Base-T1 =链路伙伴支持 10Base T0 =链路伙伴不支持 10Base T0, RO4:0Selector链路伙伴二进制编码选择器目前只有CSMA/CD <00001>指定。<00000>RO位名称描述/使用默认值(H): 0000Register 6 :自动协商扩展寄存器15:0Reserved该位始终设置为 0。0, RO4MLF此状态指示是否发

30、生了多个链路故障。1 =故障0 =无故障0, RO3LP_NP_ABLE此状态指示链接伙伴是否支持下一页的协商。1 =支持0 =不支持0, RO2NP_ABLE该位表明设备是否能够发送额外的下一页。0, RO1PAGE_RX如果一个新的链接代码字的页面已收到则该位置位。它在 管理员读取自动协商链接伙伴能力寄存器（寄存器5）后自动清除。0, RO0LP_NW_ABLE1 =链路伙伴支持自动协商。10, RORegister 16 : PHY特殊控制寄存器15Debug Mode0 = IP 101A LF 工作在正常模式1 = （P101A LF 工作在调试模式（注：功能位16: < 4:

31、0 >受制于本位的设置）0, R/W14:12Reserved0, RO11Auto MDIX Off置位可禁用 MDI和MDI-X的自动开关。如果在上电期间 通过设置Pin37=0而禁用AN，此位将被自动设置为1。0, R/W设置Reg0.12=1将重启AN，在这种情况下，如果用户需要自动介质相关交叉功能，该位应设置为0。有关详细信息，请参阅7节自动介质相关交叉功能描述。110Heart BeatEn able在10Base-T模式下使能心跳机制0, R/W9Jabber Enable在10Base-T模式开启控时操作0, R/W8Far-E nd FaultEn able/Disab

32、le在100Base-TX 模式启用或禁用远端故障的功能1 = En able0 = Disable0, R/W7An alog PowerSaving Disable置位将在自动协商过程中禁用省电功能10, R/W6Reserved0, RO5Byp ass DSP reset置位将在PCS子层忽视复位DSP机制0, R/W4:3Reserved0, RO2Rep eater Mode置位将置IP 101A LF为中继模式0, R/W1APS Mode置位将启用自动省电模式0, R/W0An alog Off置位将关闭模拟收发器10, R/W位名称描述/使用默认值(H): 0000Regis

33、ter 17 : PHY中F断控制/状态寄存器15INTR pin used置位将使pin48作为一个中断引脚。复位pin48将高阻抗。0, R/W14:12Reserved0, RO11All Mask置位将令所有事件的变化无法引起中断1, R/W10Speed Mask置位将令速度模式的变化无法引起中断1, R/W9Dup lex Mask置位将令双工模式的变化无法引起中断1, R/W8Li nk Mask置位将令链路状态的变化无法引起中断1, R/W7Arbiter StateEnable复位将令自动协商器状态机的变化无法引起中断0, R/W6Arbiter StateChange自动协

34、商仲裁变化中断标志0, RC5:3Reserved0, RO2Link StatusChange链接状态改变中断标志0, RC1Sp eedChange速度变化中断标志0, RC0Dup lexChange双工模式变化中断标志0, RC功能描述IP 101A LF10/100Mbps 以太网收发器单芯片集成了100 Base-TX 和 10 Base-T 模块。IP 101ALF充当物理信号之间的接口和媒体访问控制器（MAC）。IP 101A LF有几个主要功能：1。物理层（物理编码子层）：这个功能模块包含传输、接收和载波监听功能电路。2。 管理接口：媒体独立接口（Mil）或精简管理界面（RM

35、II）寄存器包含与其他 MAC的通信信 息。3。 自动协商：确定 2个物理收发器之间的通信条件。IP 101A LF广播自己的能力，也从对 方检测相应的运作模式，最终双方将达成最优化传输模式。IP 101A LF的主要功能包括：流量控制能力LED配置访问支持全双工和半双工操作模式APS（Auto Power Saving 自动节能）模式基线漂移（BLW自动 MDI/MDIX中断功能中继器模式灵活的时钟源1。2。3。4。5。6。7。&9。Base Line Wander ）补偿功能100 Base-X传输需要将4比特半字节数据转换成 5比特宽代码字格式。 T / R代码封装。如果在 ,H

36、错误代码将被发送。在两个包之间发送空闲码。4B/5B解码。5位（5B）数据解码成四位半字 MAC设备。SSD随主要功能块描述 功能块图是指图1:1。4B/5B编码器：传输的数据在4B/5B块起始位置由J / K代码封装并在结束位置用 一个传输过程中发生传输错误2。4B/5B解码器：解码器从收到的代码组执行ESD和空闲码都换成了 4B的0个半字节数据。解码数据PHY 维护 Mil 的 RXER节数据。然后解码出的 4位（4B）数据通过Mil转发到中继器、交换机或 后转化成4B的5个半字节数据， 驱动相应的Mil端口或共享 Mil端口。接收一个无效的代码组将导致 信号。3。扰频器/解扰器：重复的模

37、式存在于4B/5B编码数据，会导致较大的射频频谱峰值并使系统持续从监管机构核准。而加扰传送的信号的辐射信号峰值显著下降。扰频器增加了一个随机发生器数据信号输出。由此产生的信号是极少重复的数据模式。被扰乱的数据流在接收机通过添加另一个随机发生器到输出端实现解扰。接收者的随机发生器具有与发射机的随机发100Base-TX传输需要将数据编码成不归零制 Base-T中将在NRZ编码后转换成曼彻斯特编 在接收端，编码是从MLT-3 （曼彻斯特）信号生器相同的函数。扰频器操作是由100Base-TX和TP_FDDI标准决定的。4。NRZI/MLT-3 （曼彻斯特）编码器和译码器：（NRZ ）格式并再转化成

38、 MLT-3信号，在10 码。这有助于消除双绞线电缆产生的高频噪声。 逆转回不归零法格式。5。时钟恢复：接收器电路通过再生嵌入在串行流中的时钟信息从输入流恢复数据。时钟恢复模块从接收到的传输信号中提取RXCLK。6。DSP引擎：这一模块包括自适应均衡器和基线漂移校正功能。传输的描述10Mbps发送流路径：TXD 7并行到串行7 NRZI /曼彻斯特编码器7 D/A和线路驱动器7 TXOMAC通过将4位半字节数据传递到 PHY后，数据连续进行并行到串行转换。该转换器输 出NRZI编码数据，然后数据再在曼彻斯特编码器中被映射成曼彻斯特编码。发送到物理介质之前，曼彻斯特编码数据通过D/A转换器整形以

39、符合物理介质。10Mbps 接收：RXI 7静噪7时钟恢复7曼彻斯特 /NRZ码解码器7串行到并行7 RXD静噪块通过交流调速和直流幅值测量确定有效的数据。当介质中存在有效的数据，则静噪块将生成一个信号，表明已收到的数据。接收的数据是曼彻斯特编码的， 并在曼彻斯特到 NRZ 码解码器进行解码。然后数据被映射成 4位半字节并发送到 MAC接口。100Mb ps 的发射：编码器7 D/A和线路驱动7TXD 74B/5B编码器7扰码7 MUX 7并行到串行7 NRZI/ MLT-34位宽半字节转为5位宽数 然后，数据被转换成NRZITXO10Mbps和100Mbps传输的主要区别是，100Mbps传

40、输需要从据编码，之后数据通过4B/5B加扰器调制以减少辐射能量的产生。形式再从NRZI编码形式转换为 MLT-3的形式。MLT-3数据再送入D/A转换器处理成适合 物理介质信号进行传输。100Mbps 的 RX 接收：RXI 7DSP 7 MLT-3/NRZI解码7时钟恢复7串行到并行7解扰器74B/5B解码器7 RXD接收到的数据先通过包括自适应均衡器和基线漂移校正机制的DSP引擎。自适应均衡器来补偿在传输的信号损失，基线漂移修正均衡过程。如果一个有效数据被检测到，数据即被解Mac。码成NRZI编码数据形式的扰码数据后，再从串行块转换为并行的块。扰码数据经解扰并转 换为4位宽格式的数据，然后

41、送往MII和管理控制接口媒体独立接口（ Mil ）在IEEE 802.3U标准22款定义。此接口的主要功能是提供物理层和 MAC /中继器之间的通信路径。它可以工作在10Mbps或100Mbps环境，在10Mbps环境工作频率为2.5MHz的时钟数据速率，在 100Mbps环境工作频率为25MHz的时钟数据速 率。Mil由4位宽度的数据路径完成收发。发送引脚由TXD 3:0、TX_EN和TXC组成，MDC 和 MDIO。接收引脚由RXD 3:0、RXER、RX_DV 和RXC组成。管理控制引脚包括MDC，管理数据时钟，提供最大10MHz的管理数据时钟供 MDIO （管理数据输入/输出）参照。C

42、RS （载波侦听）用于信号的数据传输前发现冲突（ 程中有碰撞发生时发出信号。发送一个数据包时，COL ）。COL将在数据传输过MAC将首先令TX_EN生效、将信息转换成 4位宽的数据，然后将数 TX_EN变低。接收一个数据包令RX_DV 高电平生效。IP 101A据送入IP 101A LF。IP 101A LF 将按TX_CLK 取样数据直到时，一旦数据通过LF 将按 RX_CLKRMII 接口简化媒体独立接口RxD端3:0总线进入当前介质，IP 101A LF 取样数据直到介质回到空闲状态。（RMII ）是指提供更少的引脚完成数据传输。管理界面（MDC和MDIO），与IEEE 802.3中定

43、义的Mil相同。RMII支持10 / 100MB的数据速率，且时钟源由IP 101A LF内部或者外部的单一 50MHz时 钟提供。这个时钟作为发送、接收和控制的参照。RMII提供2位宽独立的发送和接收数据路径，即TXD1:0和RXD 1:0。CRS_DV在接收介质没有闲置的时候有效，在接收介质 空闲时无效。在任何传输发生前，CRS_DV要无效且当前 TXD1:0和RXD 1:0都要为 “00值。当传输开始时，IP 101A LF将发送“01”（TXD 1:0 = 01 ）用于表明SFD的前导码，TX_EN也与 第一个半字节数据同步生效。TX_EN要到最后数据传输结束才失效。在接收端，收到“0

44、1（意味着一个有效的数据是可用的。如果载波检测失败，RXD 1:0应保持“ 10直到传输结束。REF_CLK在10Mbps的模式，每十个 REF_CLK 周期取样一次 RXD1:0和TXD1:0,因为的频率比的10Mbps的数据速率快10倍。SNI 接口MAC提引脚电位当IP 101A LF芯片工作在10BASE-T （无论是自动协商还是强制模式），还为老式 供串行网络接口” SNI ）。要建立这种操作方式，需要将 MII/SNIB和COL / RMII 都拉低。除数据位宽和时钟速率外，SNI接口的传输协议与 Mil接口几乎相同。这个接口包括PHY的数字锁相环” DPLL ）产生的10Mbps

45、传输和接收的时钟、10Mbps的发送和接收串行数 据、传输使能、碰撞检测和载波侦听信号。自动协商和相关信息IP 101A LF也支持流控制机制来防止网络中的任何冲突。如果另一方IP 101A LF将连接在半双工模式并进入并行检测。IP 101A LF会通过发送FLP波形向另一端广播自己的能力，也从另一 如果从另一端收到IP 101A LF 支持 IEEE 802.3U 标准 28 条款。IP 101A LF 可以操作在 10Mbps/100Mbps 和 半/全双工传输模式。不支持自动协商功能， 在自动协商开始时， 端侦听信号。IP 101A LF根据接收到的信号为自己配置正确的连接速度。NLP

46、请求信号，IP 101A LF将进入10Mbps模式，如果是闲置脉冲（独特的100Mbps模式） IP 101A LF 进入 100Mbps 模式。一旦与另一方完成了协商，IP 101A LF将配置本身所需的连接方式，如10 / 100Mbps或半/全双工模式。如果在 1200 - 1500ms没有检测链路脉冲，IP 101A LF将进入链路故障状态 并重启自动协商程序。自动协商的信息存储在 IP 101A LF的Mil寄存器。这些寄存器可以修改和监视IP 101A LF的自动协商状态。在寄存器0中的复位自动协商位可以随时设置以重启自动协商。IP 101A LF芯片具有流量控制的能力。如果MA

47、C支持流量控制条件，则可以通过设置寄存器4的位10 （停顿）而启用流量控制。引脚37 （AN_ENA ）、38 （ DLPX ）、39 （ SPD ）可以手动配置IP 101A LF的传输能力。1。 使能引脚37 （高）将令IP 101A LF使用自动协商模式，如果设置低电平到引脚37,它 将令IP 101A LF使用强制模式。2。38引脚将配置IP 101A LF的双工能力，高电平将IP 101A设置为全双工，低电平让IP 101A LF进入半双工模式。3。 39引脚确定连接速率。如果该引脚被拉高，IP 101A LF被设置在100Mbps，而低电平 会使IP 101A LF 在10Mbps

48、的速度连接。AN_ENA(Pin 37)DLPX(Pin 38)SPD (Pin 39)操作HLL自动协商，不支持100Mbps和全双工模式操作能力HHL自动协商，不支持100Mbps模式操作能力HLH自动协商，不支持全双工模式操作能力HHH自动协商，支持100Mbps和全双工模式操作LLL禁止自动协商，不支持 100Mbps和全双工模式操作能力LHL禁止自动协商，不支持 100Mbps模式操作能力LLH禁止自动协商，不支持全双工模式操作能力LHH禁止自动协商，支持 100Mbps和全双工模式操作自动MDIX功能IP 101A LF将持续在MDI RX对探测输入信号，如果检测不到输入信号，IP

49、 101A LF将自动交换TX和RX对试图建立连接。IP 101A LF在自动协商模式和强制模式下都支持这个功能。LED配置IP 101A LF提供2个LED操作模式模式1（默认）：LED功能LED0Link status :常亮表示链接已建立LED1Dup lex op erati on :常亮表明工作在全双工状态LED210BT/ACT :常亮表明10 Mbps的连接已经建立，闪烁表明有收发。LED3100BT/ACT :常亮表明100 Mbps的连接已经建立，闪烁表明有收发。LED4Collision detect :常亮表明有冲突（碰撞）发生模式2 （可以通过4.7 k电阻拉高CRS来

50、指定）:LED功能LED0Link/ACT :常亮表示链接已建立，闪烁表明有收发。LED1Duplex/COL :常亮表明工作在全双工状态，闪烁表明有冲突（碰撞）发生LED210BT :常亮表明10 Mbps的连接已经建立LED3100BT :常亮表明100 Mbps的连接已经建立LED4未用默认PHY地址设置为00001b（01h）。PHY地址可以通过LED引脚还包括PHY的地址信息, 改变LED电路。修改方法如下：LEDfcR26SlOohmohmLEDD«V0033QLEDR275.1 h ohmR2G5110 ohm图3:物理地址配置用左边的图将引脚连接到 VDD33则该位P

51、HY地址为1。用右边的图将引脚连接到 GND则该位PHY地址为0。通过合理选择上图电路图即可编辑 PHYAD0至U PHYAD4的PHY地址。的!址cdOter PHY灵活的时钟源Pin1COL/RMIIPin 44MII/SNIB功能11RMII，外部50MHz振荡时钟连接到 7脚10RMII ,25MHz晶体或振荡器接 X1、X2 ; 50MHz时钟输出到 Pin 16。 （请参阅下面我们建议的应用电路图）。01MII，25MHz晶体或振荡器接 X1、X200SNI，25MHz晶体或振荡器接 X1、X2当选定pin1 = 1和pin44 = 0,在RMII模式的50MHz时钟将由IP 101A LF提供。我们建议应用电路如下：3u»MPm-b IIPflOlAPW7图4应用电路建议对于此配置，IP 101A LF的RMII参考时钟来自7脚。时钟脉冲相位差可以通过添加一个外 部缓冲并让各芯片输入到缓冲