第4章计算机组成及结构

1、内存：主要性能指标：人们普遍关心的内存技术指标，一般包括引脚数、容量、速度、电压、奇偶校验等。引脚数可以归为内存模组的接口类型，现在通常为168线的DIMM。内容提要n主存储器分类n主存储器的性能指标n主存储器的基本操作n随机存储器n非易失性半导体存储器n半导体存储器的组成与控制4-1 主存储器处于全机中心地位n主存储器处于全机中心地位n当前计算机正在执行的程序和数据（除了暂存于CPU寄存器以外的所有原始数据、中间结果和最后结果）均存放在存储器中，CPU直接从存储器中取指令和存储数据。n采用直接存储器存取（DMA）技术和输入输出通道技术在存储器和输入输出系统间传输数据。n多处理机利用存储器存放

2、共享数据，并实现处理机之间的通信，更加强了搓存储器作为全机中心的地位4-1 （续1）n辅存、外存n用来存放主存的副本和当前不在运行的程序和数据nCPU 不能直接访问n指令的执行速度与主存储器技术的发展密切相关4-2 主存储器分类4-2 （续1）4-3 主存储器的主要技术指标4-3 (续1)4-4 主存储器的读写操作n主存与CPU的连接nDB、AB、CBnAR决定可寻址单位（字或字节）nDR决定子长nread、write 决定读、写操作n读取信息n将地址送AR，经AB送往主存n应用控制线（read）发读信号n等待从主存发回的应答信号（ready）若ready信号为1，说明主存将信息读出，并放在数

3、据总线上，送入DR，此时取数操作完成。4-4 （续1读操作）4-4 （续2写操作）n写信息n将地址送AR，经AB送往主存，并将信息送DRn发写命令（write）n等待从主存发回的应答信号（ready）若ready信号有效，说明主存从数据总线接收信息并按地址总线指定的地址存储，此时存数操作完成。n主存与CPU之间采用异步工作方式工作4-4 （续2写操作）4-5 读/写存储器n半导体随机访问存储器有静态随机访问存储器SRAM（Static Random Access Memory）和动态随机访问存储器DRAM（Dynamic Random Access Memory）两种 nSRAM的存储单元由锁

4、存器（双稳触发器）构成，它不需要刷新，读出之后不需要重写，工作速度比较高，但存储容量小，价格贵，功耗大。nDRAM依靠在MOS电容上存储电荷来保存数据，必须每间隔一段时间（如几毫秒）刷新一次，否则，存储器中保存的数据将丢失，而且，DRAM是破坏性读出存储器，读出之后必须重写，但DRAM的存储容量大，价格便宜，功耗小，速度也比较高。 4-5 (续1 随机存储器分类）4-5 (续2 SRAM存储单元）n存储单元和存储器n静态MOS存储单元作为随机访问存储器的存储单元，必须具备如下3个条件：n有两种稳定状态，分别定义为1状态和0状态；n两种状态之间能够互相转换；n能够读出两种稳定的状态。4-5 （续

5、续3 SRAM存储单元）n一个六管静态MOS存储单元（如下图所示），由6个MOS管组成，其中，T1和T2构成一个触发器。当T1导通T2截止时，表示“1”状态；相反则表示“0”状态。T3和T4为负载管，每个MOS管相当于一个电阻；T5和T6用作选通门，控制读写操作。4-5 （续4 SRAM保持状态）n保持状态：当字线为0时，T5和T6均截止，T1和T2中必有一个是导通的，另外一个MOS管则必然截止（当T1导通T2截止时，表示存储了数据“1，相反则表示存储了数据“0），导通的MOS管通过T3或T4连续提供电流。只要不停电，存储单元就能够永远保持原来的状态，因此称为静态存储器。 4-5 （续5 SR

6、AM读出状态 ）n读出过程：当字线为“1”时，T5和T6均导通。存储单元中原来存储的信息经过位线输出。如果原来存储数据“1”（ T1导通T2截止），就有电流自位线1经T5流向T1，从而在位线1产生一个负脉冲。因为T2截至，因此位线2不产生负脉冲。若触发器处于“0”态（ T1截止T2导通），则与上述情况相反，在位线2产生负脉冲。这样就可以根据那条位线上有负脉冲来判断触发器的状态。 4-5 （续6 SRAM写入状态 ）n写入过程：在位线1、2分别送高低电位，迫使触发器状态发生改变。例如，当字线为“1”时，T5和T6均导通。如果要写入“1”，则令位线1为“0”，位线2为“1，这时，T1导通，T2截止

7、；如果要写入0，则令位线1为0，位线0为1，这时，T2导通，T1截止。 4-5 （续7 16*1位SRAM结构）n16*1位SRAM的结构图见下页n16个存储单元排成4*4矩阵n读出和写入均经T7、T8和单元的位线1、2相连n地址码分成X和Y两组nX译码器输出和一条字选线相连，用来选择存储矩阵中的一个字，Y译码器输出控制每一列单元的T7、T8管n字线和列线交叉处的单元即为选中单元n当某单元被选中时，字选线把该单元的T5、T6打开，列选线使T7、T8导通。若写信号WE0，电路执行写操作，否则执行读操作4-5 （续8 16*1位SRAM图 ）4-5 （续1K*1位SRAM ）nA0-A4经X译码器

8、驱动32*32存储阵列中的某一行， A5-A9经Y译码器驱动某一列读写电路4-5 （续10 SRAM开关特性读周期）nSRAM的片选、地址和写入数据在时间配合上有一定的要求n读周期n根据地址和片选信号建立的时间的先后不同，有两种读数时间4-5（续11 SRAM开关特性读周期）4-5 （续12 SRAM开关特性写周期）n写周期n地址对写允许的建立时间tsuAdr:存储器一般不允许地址在 =0期间有变化。若有变化，则片内地址译码器的输出会因译码器内部的竞争现象而使一些无关的单元页写入数据。为此一般要求地址的建立应提前在WE0到达前进行。n地址对写允许 =0的保持时间thAdr:写允许撤销后，地址必

9、须保持一段时间不变。n其他参数见图4-6WEWE4-5 （续13 SRAM开关特性写周期）4-5（续14 三管DRAM读操作）n三管DRAMn读、写分开n读出：读出数据线先预充电至高电平，然后读出选择线来高电位，使T3导通，若极间电容C上存储电荷，则T2导通，读出数据线便通过T2、 T3接地，读出低电平；若C上无存储电荷，则T2不导通，读出数据线的电压无变化。4-5（续15 三管DRAM读出操作）n写入：在写入数据线上加写入信号，在写入选择线上加高电位，则T1导通，C随写入信号而充电或放电。n再生：从上面的读出过程可以看到，在读出数据之后，电容C上原来存储的数据被破坏，必需重新写入。重新写入数

10、据的过程称为重写或再生 4-5（续17 单管DRAM读操作）n读操作：数据线预充电至高电平，当字线为“1”时，T导通，如果原来存储的数据为1，电容Cs上的电荷经位线释放，则位线上有输出信号；如果原来存储的数据为0，电容Cs上没有电荷，则位线上没有输出信号。 4-5（续18 单管DRAM写操作）n写操作：当字线为“1”时， T导通。若数据线位低电平（写1）且Cs上无存储电荷，则接在Cs一端的VDD通过T对Cs充电；若数据线位高电平（写0）且Cs上有存储电荷，则Cs通过T放电；如写入数据与原存储数据相同，则Cs上的电荷保持不变。4-5（续19 16k1位DRAM）n16k1位DRAMn为减少引脚封

11、装，地址码分两次输入，先送行地址，后送列地址n行地址由RAS送入，列地址由CAS送入n16k存储矩阵由两个64128阵列组成n读出放大器保存读出信息，并实现信息的重写4-5（续20 16k1位DRAM）4-5（续21 DRAM的刷新）n刷新原因n电容存在漏电n单管DRAM破坏性读出n刷新的时间要求:小于或等于2msn刷新方法：地址再生，即轮流对存储矩阵的每一行中的所有单元同时进行读出，将所有行读出一遍即可（读出过程中再生）。4-5（续22 DRAM的时序图）nDRAM的时序说明n行地址由RAS的下降沿送入存储器的行地址锁存器，列地址由CAS的下降沿送入列地址锁存器，因此CAS下降沿必须滞后于R

12、AS下降沿n为了保证存储器内部电路的正常工作及进行预充电，RAS、CAS的正负电平宽度应符合手册要求n行地址对RAS的下降沿及列地址对CAS的下降沿应有足够的建立时间4-5（续23 DRAM的时序图）n读工作方式：nWE1应在列地趾送入前建立，并应在CAS正沿到来后撤销n输出读出信号可保持到CAS负电平撤销后4-5（续24 DRAM的时序图）n写工作方式nWE的下降沿早于CAS下降沿到来n输入数据的锁存实际上是由CAS的下降沿激发的nWE的负电平应有足够的宽度n在写的过程中，DOUT保持高阻态4-5（续25 DRAM的时序图）n读-改写工作方式n在一个RAS周期内先读某一单元的内容，然后检查读

13、出内容，若有必要改变，则把新的数据写入该单元nWE负跳变一定在CAS0期间内进行，DIN是由WE的下降沿锁存的， DIN的建立时间和保存时间是相对于WE而言的4-5（续26 DRAM的时序图）4-5（续27 DRAM的时序图）n页面工作方式n当RAS负跳变来到后，行地址锁存，然后保持RAS0。只要在RAS0期间不断变化列地址和CAS，便可以在行地址不变的情况下对某一行的所有单元连续地进行读写。n优点：速度快、功耗小4-5 （续28 DRAM与SRAM比较）nDRAM优点n由单管作为存储单元，所以存储容量大，约是SRAM的4倍n地址是分批进入存储器的，所以引脚数比SRAM少n价格便宜n功率约是S

14、RAM的1/6nDRAM缺点n速度比SRAM低nDRAM需要刷新4-5（续 DRAM小节）4-6 非易失性半导体存储器n随机访问存储器SRAM和DRAM是可读可写的，而且一旦断电，存储器中的所有数据就都将丢失。在一般计算机系统中，往往希望有另外一种存储器，用来保存一些固定不变的程序或数据，而且，断电以后，所保存的数据不丢失，这就是只读存储器ROM（read only memory）。n根据半导体制造工艺的不同，ROM可分为：ROM、PROM、EPROM、E2PROM、Flash Memory等 。4-6 （续1 只读ROM、PROM）n掩模ROM:简称为MROM（mask programmab

15、le ROM）。MROM中所存储的数据只能由生产厂家在生产芯片的过程中写入，用户无法改写。nPROM:可一次写入的ROM4-6 （续2 EPROM）nEPROM（Erasable PROM）:不仅可以由用户写入程序或数据，而且允许擦除已经写入的内容。就象用铅笔在纸上写了字之后，能够用橡皮完全擦干净，又恢复成一张白纸。在源极S与漏极N之间有一个浮栅，当浮栅上充满负电荷时，源极S与漏极N之间导通，存储数据“0”，否则不导通，存储数据“1”。由于浮栅的绝缘性能特别好，电荷不易消失，因此能够长期保存信息 n刚买来的EPROM，浮栅上没有负电荷，因此，所有存储单元均保存“1”。nEPROM的写入方法是：

16、在专用的EPROM编程器上，在需要写“0”的位置，在源极与漏极之间加上高电压，把电荷加到浮栅上，于是，S极与N极之间就能够导通。nEPROM的擦除方法是：打开芯片顶部的小窗口，放入专用的EPROM擦除器中5到20分钟，擦除器中的紫外线能够使浮栅上的电荷逐渐消失，使其恢复到全1状态。 4-6 （续3 EEPROM）nEEPROM（Electricity Erasable PROM）nEEPROM的价格通常要比EPROM贵，使用起来实际上比EPROM方便，它可以按单个字节擦除。如果把编程和擦除电路都做在机器内，就不需要象EPROM那样反复插拔芯片了。nEEPROM能够通过电信号直接实现读或写，而且

17、断电之后能够保存数据，那么它能否代替RAM呢？答案是否定的。主要原因有两个：一是EEPROM的写入速度特别慢，通常要比SRAM或DRAM慢1000倍左右；第二个原因是EEPROM的擦除次数是有限的，一般在几万次。 4-6 （续4 Flash Memory）nFlash Memory：也是依靠电信号擦除的，可以写成Flash EPROM。与EEPROM相比，Flash EPROM具有存储容量大，价格便宜，功耗低等优点，但是，它只能以块为单位擦除。n目前，Flash EPROM被大量用做存储卡和硅盘等，在不久的将来，很有可能代替磁盘存储器。4-6 （续5 ROM应用） 存储器 应用SRAMcach

18、eDRAM计算机主存ROM固定程序，微程序控制存储器PROM用户程序、用于工业控制或电器EPROM用户编写并可修改程序或产品试制阶段试编程序EEPROMIC卡上存储信息Flash Memory固态盘、IC卡4-7 DRAM的发展4-8 半导体存储器的组成与控制n位扩展4-8 (续1 字扩展)n字扩展4-8 (续2 字位扩展)n字位扩展4-8 (续3 例子)4-8 (续4 存储控制)再生周期：从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止的时间。又叫刷新周期。刷新通常有两种：集中刷新，分布式刷新4-8 (续5 集中刷新)4-8 (续6 集中刷新)4-9 多体交叉存储器n整个存储器由多个模块组成，每个模块称为一个存储体。地址码的低位部分是存储体的体号，高位部分是存储体的体内地址。4-9 （续1）n假设一个采用交叉方式工作的主存储器及组成这个主存储器的各个存储体的参数如下：m：每个存储体的容量，通常用地址码的低log2 m位作为每个存储体的体内地址。n：存储体的个数，通常用地址码的高log2 n位作为译码器的输入，而这个译码器的n个输出作为各个每个存储体的使能输入（相当于存储器芯片中的片选信号），只有被译码器选中的那个存储体才能进行读写操作。j：每个存储体的体内地址，j0，1，2，.，m-1。k：存储体的体号，k0，1，2，.，