基于DSP定时器的LED控制系统设计

1、DSP系统设计与应用课程设计报告书题目名称：基于DSP定时器的LED控制系统设计学院：机电工程学院专业：专电气工程及其自动化班级：2013级2班学号名：指导教师：2016年12月课程设计报告书设 计 目 的DSP课程设计是深化和提高课程理论知识的重要途径之一。以DSP综合集成与应用的基本理论为基础，研究了 DSP最小系统设计的基本方法，并学习了 用C语言编写DSP编程与使用测试箱及DSP系统的相关软件。培养独立思考能 力；培训分析、总结和撰写技术报告能力，本次课程设计目的在于：（1）学习用DSP来控制LED灯的闪亮。（2）学习DSP程序的调试与编写，利用观察变量查看程

2、序运行。（3）学习测试箱的使用方法。设计内容及功能说明设计内容：本次设计内容为基于DSP定时器的LED控制系统设计，具体要求如下：（1）给定电源12V，设计供电电路。（2）给定外部晶振30M，系统时钟工作在150M，给出寄存器如何配置。（3）利用定时器定时1秒，实现四个LED灯的秒闪。（4）自主元成发扌车功能。（5）撰写设计报告。功能说明：本设计利用F28335DSP芯片来控制模拟基本的LED闪烁，给予系统额定电 压来保证系统的正常工作，用中断的方式定时控制LED灯的集体闪烁频率。步骤一：DSP最小系统分析1. DSP最小系统能够用于基本的数字信号处理，运行一些简单的程序。此部分主要包括电 源

3、电路、复位电路、时钟电路等。2. 晶振电路DSP的时钟可以有两种连接方式，即外部振荡器方式和谐振器方式。如果 使用内部振荡器，则必须在X1/XCLKIN和X2两个引脚之间连接一个石英晶体。如果采用外部时钟，可将输入时钟信号直接连到X1/CI。KIN引脚上，X2悬空。本设计采用外部晶振，直接选择一个 3.3V供电的30MHz晶振实现。系统工作 是通过编程选择5倍频的PLL功能，可实现最高工作频率（150MHz）。如图1所 示:DSP-X1设计步骤晶振22ufDSP-X2图1晶振电路图3复位电路对于实际的DSP应用系统，特别是产品化的DSP系统，其可靠性是一个不 容忽视的问题。由于DSP系统的时钟

4、频率较高，在运行时极有可能发生干扰和 被干扰的现象，严重的系统问题可能出现死机现象。为了克服这些情况，除了 在软件上做一些保护措施外硬件上必须做相应的处理。硬件上最有效的保护措 施是采用具有看门狗（Watchdog功能的自动复位电路相结合的方式。TMS320F28335的复位输入引脚XRS为处理器提供了一种硬件初始化的方 法,它是一种不可屏蔽的外中断，可在任何时候对TMS320F28335进行复位。本设 计采用了简单的RC复位电路，复位电路如图所示2：Reser |10KN1AX S09RST图2复位电路图4电源电路F28335DSP采用了双电源供电机制，以获得更好的电源性能，其工作电压为3.

5、3V和1.8V。其中，1.8V主要为该器件的内部逻辑提供电压，包括CPU和其他所有的外设逻辑。与3.3V供电相比，1.8V供电大大降低功耗。外部接口引 脚仍然采用3.3V电压，便于直接与外部低压器件接口，而无需额外的电平变换 电路。在本设计里我用TI公司的TPS7301单输出可调电压调节器作为主器件的 电源电路，将12V转换为3.3V和1.9V供给DSP，使系统正常工作。电源电路RST如图3所示：ViCI0.UTTPS301INRESTENOUTGNDFB0<.：R3 250kVo*RIR2亠C210u电源模路块步骤二：本次设计硬件电路分析1定时器中断的实现为了实现定时器的精确走时功能，

6、系统利用定时器0、PIE模块和CPU中断 共同作用产生定时器中断。首先为定时器 0设置定时初值，并开启定时器使其 计数。当定时器计数器寄存器递减到零时， 定时器会产生一个中断TINT并将其 传送给PIE外设中断模块，当PIE中的中断时能位PIEIER被时能后，PIE会将 这个中断传送给CPU，如果CPU的中断使能位和INTM被使能，则CPU会相 应定时器0中断，转而执行定时器0的中断服务子程序。2LED显示电路在定时结束后LED要不停地闪亮，提醒用户定时结束。在本次设计中，将 一个发光二极管的输入段与电源相连接，输出与DSP芯片的GPIO4端口相连接, 当GPIO端口为低电平时，LED点亮。步

7、骤三：CMD文件介绍.text段：存放C程序代码；.cinit:存放C程序中的变量初值和常量；.stack：为C程序系统堆栈保留存储空间、用于保存返回地址、函数间的参 数传递、存储局部变量和保存中间结果；.bss：为C程序中的全局和静态变量保留存储空间；.const:存放C程序中的字符常量、浮点常量和用.const声明的常量；.sysmem用于C程序中的malloc、calloc和realloc函数动态分配存储空间； .far：为C程序中用far声明的全局和静态变量保留空间。MEMORY用于定义目标存储器的映射，描述了目标系统可以使用的物理存 储地址范围及其类型。PAGE 0为程序存储空间，起

8、始地址为 0x000000包含BEGIN、 BOOT_RSVD、RAMM0、RAML0、RAML1、ZONE7A 存储区。PAGE 1为数据存储空间，起始地址为0x000400包含了 RAMM1、RAML4、 RAML5、RAML6、RAML7、ZONE7B 存储区。SECTIONS用于指示连接器怎样组合输入端，以及如何将输出段定位到存 储器中，用于将COFF目标文件中的各个段定位置 MEMORY伪指令定义的存储 区域。步骤四：流程图及软件设计1. 系统时钟的详细配置如下PLLSTSOSCOFF=0 ；PLLSTSPLLOFF=0 ；PLLCRDIV=1010 ；PLLSTSDIVSEL=2

9、；PLLKCR0 的 ADCENCLK=0。2. PLL模块的寄存器锁相环模块的寄存器包括锁相环控制寄存器PLLCR和锁相环状态寄存器PLLSTS，以及外部时钟输出控制寄存器 XINTCNF2。其中XINTCNF2用于配置XCLKOUT与SYSCLKOUT的关系。PLLCR和PLLSTS用于振荡器和锁相环模 块的配置，以产生CPU时钟输入CLKIN，其位分布如下：PLLCR保留DIVR-0R/W-01598PLLST5保留DIVSELR-0R/W-076543210DIVSELMCLKOFFOSCOFFMCLKCLRMCLKSTSPLLOFF保留PLLOCKS1540R/W-0R/W-0R/W

10、-0R/W-0R-0R/W-0R-0R/W-0OSCOFF和PLLSTS分别用于振荡器时钟和锁相环时钟的允许； PLLOCKS 为锁相环锁定状态标志； MCLKOFF、MCLKCLR、和MCLKSTS用于输入时钟 失效检测。设计步骤3. 流程图开始DSP初始化时初始化中断向初始化定时器执行程序改变LED灯状态中断结束图4程序流程图步骤五：系统调试及设计结果分析按下电源按钮，写入程序，刚开始，4个LED灯全灭,等待一秒钟，4个LED等全亮,如此循环.测试结果成功完课程题目的。效果图如图 5所示：设计步骤力朋”品酣Ik im图5效果图叵jii MUHIrfs设计 小 结通过这次DSP课程设计，我觉

11、得学到了很多东西。它让我懂得了什么是课 程设计，为我们以后的毕业设计打下了一些基础。更重要的是通过这次课程设 计，我多少清楚了在以后的工作中我们这个专业能做些什么，也为我们以后的 工作积累了一些经验，很有意义。在本次课程设计过程中出现了一些不该出现的失误。一是不会使用CCS软件，在同学的帮助下使用并编写程序。其二是不能DSP程序烧入试验箱的问题， 但是在老师的指导下成功将程序烧入试验箱；之后又遇到DSP程序烧入试验箱后试验箱无反应，同样在老师的帮助下完成实验，并在试验箱上得到想要的实 验结果。通过这次课程报告，使我更深入的掌握了 DSP的许多知识，学会了如何让 配置寄存器、系统时钟，如何设计电

12、源等等很多知识，不仅复习了以前所学过 的知识，而且还接触并学到了很多书本上没有的知识。使我解决问题时更加冷 静和熟练，遇到不会知识的积极查阅相关资料，并做好笔记。经过仔细调查确 定问题的原因和解决问题的能力有了很大提高。最后，感谢刘老师的帮忙以及同学之间的相互帮助，使我能顺利完成这次 课程设计。评 分 标 准（一）系统设计部分（50分，分三档，达不到最低档的小 组需重新设计上交）1. 完成规定的全部功能，硬件电路设计正确，程序简洁、 可读性、逻辑性强，较好的演示了全部功能。 （50分）2. 完成规定的全部功能，硬件电路设计正确，程序较简洁、可读性、逻辑性较强，基本演示了全部功能。（45分）3.

13、 完成规定的部分功能，硬件电路设计无明显错误，程序 设计无明显错误，能够完成部分功能的演示。（40分）（二）设计报告撰写情况（45分）1. 态度认真，报告内容充实、撰写规范。（20分）2. 对所做设计进行了详细的介绍，语言组织精炼，测试数 据记录准确。（25分）（三）发挥部分（5分）在完成规定功能的基础上，有创新性功能设计个人，获得 此项成绩。总分任课教师签字审核人签字附录：附录A:实物图®Pfxu拓寻injg EyslierriFCETF：IC DigitalSinair «fiviICETEK*5100USB V2. DA* n r14B虜鼻创齡 Uiltlmi iMN

14、Wiid.l卜T Ei KI号迪迥*|0：亡吟$）禎 常¥爭【亡叮1|4別.r附录 B： CMD 文件MEMORYPAGE 0 :BEGIN : origin = 0x000000, length = 0x000002BOOT_RSVD : origin = 0x000002, length = 0x00004ERAMM0: origin= 0x000050, length= 0x0003B0RAML0: origin =0x008000, length =0x001000RAML1: origin =0x009000, length =0x002000ZONE7A: origin=

15、 0x200000, length= 0x00FC00CSM_RSVD : origin = 0x33FF80, length = 0x000076 CSM_PWL : origin = 0x33FFF8, length = 0x000008 ADC_CAL : origin = 0x380080, length = 0x000009 RESET : origin = 0x3FFFC0, length = 0x000002 IQTABLES : origin = 0x3FE000, length = 0x000b50 IQTABLES2 : origin = 0x3FEB50, length

16、= 0x00008c FPUTABLES : origin = 0x3FEBDC, length = 0x0006A0 BOOTROM : origin = 0x3FF27C, length = 0x000D44 PAGE 1 :RAMM1: origin= 0x000400, length =0x000400RAML4: origin =0x00B000, length =0x002000RAML5: origin =0x00D000, length =0x001000RAML6: origin =0x00E000, length =0x001000RAML7: origin =0x00F0

17、00, length =0x001000ZONE7B: origin= 0x20FC00, length= 0x00040SECTIONScodestart : > BEGIN, PAGE = 0ramfuncs: > RAML0, PAGE = 0.text: > RAML1,PAGE =0.cinit: > RAML0,PAGE =0.pinit: > RAML0,PAGE =0.switch: > RAML0,PAGE= 0.stack: > RAMM1,PAGE= 1.ebss.econst: > RAML4, PAGE = 1: >

18、; RAML5, PAGE = 1.esysmem: > RAMM1, PAGE = 1IQmath :> RAML1, PAGE = 0IQmathTables: > IQTABLES, PAGE =0, TYPE =NOLOADIQmathTables2: > IQTABLES2, PAGE= 0, TYPE= NOLOADFPUmathTables : > FPUTABLES, PAGE = 0, TYPE = NOLOADDMARAML4: > RAML4,PAGE =1DMARAML5: > RAML5,PAGE =1DMARAML6: > RAML6,PAGE =1DMARAML7: > RAML7,PAGE =1ZONE7DATA: > ZONE7B,PAGE= 1.reset : >RESET, PAGE = 0, TYPE = DSECTcsm_rsvd: > CSM_RSVDPAGE =0, TYPE =DSECTcsmpasswds: > CSM_PWLPAGE= 0, TYPE=