集成复习整理

1、第一章1.1 集成电路的印象体积小质量轻；高速度；低功耗；高可靠性；电子整机低成本；电子产品设计周期短微电子学微型电子学；核心集成电路；微电子技术专指从事半导体集成电路设计和制造的工作，由于多用材料主要是半导体，因此又常称为半导体集成电路；由于整个电路在一层薄如纸的一层硅片内完成，有人将半导体集成电路为芯片或半导体芯片。1956年，晶体管的发明人威廉·肖克利 (William Shockley) 在斯坦福大学南边的山景城创立肖克利半导体实验室。1957年，肖克利决定停止对硅晶体管的研究。当时公司的八位工程师出走成立了仙童 (Fairchild) 半导体公司，称为“八叛逆”。“八叛逆”

2、里的诺伊斯和摩尔后来创办了英特尔 (Intel) 公司。在仙童工作过的人中，斯波克后来成为国民半导体公司的CEO，另一位桑德斯则创办了AMD公司。英特尔仍是全球最大半导体厂商集成电路的制造：400多道工序；芯片制造过程：晶圆处理、晶圆针测、封装、成品测试等；在晶圆上制作电路及电子元件，晶圆上就形成了一个个的小格，即晶粒。对每个晶粒检测其电气特性，并将不合格的晶粒标上记号后，将晶圆切开，分割成一颗颗单独的晶粒。处理后的晶圆排满成百上千个集成电路。晶圆是指硅半导体积体电路制作所用的硅晶片，由于其形状为圆形，故称为晶圆；在硅晶片上可加工制作成各种电路元件结构，而成为有特定电性功能之IC产品。晶圆的原

3、始材料是硅，而地壳表面有用之不竭的二氧化硅。二氧化硅矿石经由电弧炉提炼，盐酸氯化，并经蒸馏后，制成了高纯度的多晶硅，其纯度高达0.99999999999。晶圆制造厂再将此多晶硅融解，再于融液内掺入一小粒的硅晶体晶种，然后将其慢慢拉出，以形成圆柱状的单晶硅晶棒，由于硅晶棒是由一颗小晶粒在熔融态的硅原料中逐渐生成，此过程称为“长晶”。硅晶棒再经过研磨，抛光，切片后，即成为积体电路工厂的基本原料硅晶圆片，这就是“晶圆”。 在一块半径为R的圆形晶圆片上制造面积为A的方形芯片的晶圆面积利用率为：晶片直径越大，晶片利用率越高，芯片制造成本下降把某个独立功能电路采用集成技术制作在一个芯片中，形成一个独立的电

4、子器件，这个电子器件就叫集成电路。集成电路与分离元件相比，主要有如下几个优点：1，通常只有几克；2，电路工作速度的提高是以减小尺寸获得的。微电子加工技术的特征尺寸已进入深亚微米，缩小特征尺寸的目的之一是为了提高芯片的集成度，而更重要的是为了达到电路的更高速度；3，（1）尺寸缩小，驱动电路所需的功率随之也减小；（2）降低功耗的目的不仅仅是为了节省电能，更重要的是为了提高芯片的集成度（过高的功耗会使芯片因发热而损坏）；4，整个电子系统的可靠性，通常与分立元件的个数成反比。采用大规模集成电路后，元器件数目和外部的接触点都大大减小，因而可靠性得到很大提高。5，大幅度减少印刷电路和接插件，减小电子产品的

5、体积和质量，减小装配和调试费用。IC的技术特点 具有独立的电路功能； 是一个独立的物理器件； 具有独立的外特性IC的应用特点 易于使用（简化电子系统设计） 性能良好（提高了电路性能） 参数稳定；SIC（Standard IC）不针对任何用户，可大批量生产，如通用的微处理器芯片、通用存储器芯片等。通常采用全定制设计，以便获得最佳性能。 ASIC Application Specific Integrated Circuit.专用集成电路或专用芯片。 集成分类：集成电路集成度的提高主要依赖于：（1）晶体管尺寸的缩小；（2）芯片面积的增大（60年代是1mm2，20世纪末超过了1cm*1cm）。 集成

6、度：一块集成电路芯片（单位面积）中所包含的元器件（晶体管）数目【真空电子管】金属里是有电子的，在很高的电压作用下有可能把冷金属里的电子拉出来，在不太高的电压作用下也可能把热金属里的电子拉出来。 现在我们把两块金属封在一个真空的玻璃管里，一块加热一块不加热，那么我们就可以轻易把热金属里的电子拉向冷金属，而很难把冷金属的电子拉向热金属。这样就使得这个管子具有了单向导电的特性，电子从热金属飞向冷金属，在物理上就定义为电流从冷金属流向了热金属。使用真空的原因是为了避免空气分子对电子运动造成不利影响。 以上就是电子二极管的原理，它的特性是单向导电，热金属为阴极（负极），冷金属为阳极（正极）。阴极通常是用

7、灯丝或者旁边装有灯丝的金属片制作的，而阳极则是普通金属片。摩尔定律：集成电路芯片的集成度每三年提高4倍（18个月翻一番），而加工特征尺寸缩小 倍。 集成电路的发展方向Ø 特征尺寸继续等比例缩小；Ø 晶圆尺寸向300mm以上大小发展；Ø 铜导线技术广泛应用，新材料和新型器件不断涌现；Ø 集成电路(IC)将发展成为系统芯片(SOC)；Ø 微电子技术与其它学科相结合，诞生出一系列崭新的学科和重大的经济增长点：Ø MEMS(微机电系统)：微电子技术与机械、光学等领域结合而诞生的Ø 生物芯片：微电子技术与生物工程技术结合的产物。 Q1

8、：描述集成电路工艺技术水平的技术指标有： 特征尺寸 、 晶片直径 、芯片（Die）面积、集成度以及封装。 Q2: 摩尔定律是什么？ 集成电路芯片的集成度每三年提高4倍（18个月翻一番），而加工特征尺寸缩小 倍。 Q3: 如何理解平面工艺？ 所谓平面工艺（ The planar process ），就是利用光刻和掩蔽掺杂技术在半导体晶片的表面层制作二极管或晶体管等器件，使其所有电极皆由其表面引出，因而容易在同一块晶片上制作许多不同的器件，然后再用光刻技术将金属膜制成互连线，将这些器件联结成一个电路，即集成电路。第二章Q1： Fabless （无生产线）& Foundry（代工厂 ）的关系

9、如何？ Fabless根据Foundry提供的PDK文件设计出自己需要的IC的版图，发给Foundry ，由后者负责制造IC，把成品发回Fabless进行测试和性能测试，反馈给Foundry，知道达标。Q2：你如何理解集成电路的版图（Layout）？版图是集成电路设计者将设计模拟和优化后的电路转化为一些列的几何图形，他包含了集成电路尺寸、各层拓扑定义等期间相关的物理信息数据；制造厂家根据这些数据制造掩膜；一层掩膜对应一种工艺制造的一道或数道工序。集成电路版图的概念 集成电路的版图定义为制造集成电路时所用的掩膜上的几何图形，这些几何图形包括如下几层：n阱、有源区、多晶硅、n+和p+注入、接触孔以

10、及金属层。集成电路从 60年代开始 ,经历了小规模集成 ,中规模集成 ,大规模集成 ,到目前的超大规模集成。单个芯片上已经可以制作含几百万个晶体管的一个完整的数字系统或数模混合的电子系统。在整个设计过程中,版图 (layout)设计或者称作物理设计 (physical design)是其中重要的一环。他是把每个原件的电路表示转换成集合表示 ,同时 ,元件间连接的线网也被转换成几何连线图形。对于复杂的版图设计 ,一般把版图设计分成若干个子步骤进行:划分为了将处理问题的规模缩小 

11、,通常把整个电路划分成若干个模块。版图规划和布局是为了每个模块和整个芯片选择一个好的布图方案。布线完成模块间的互连 ,并进一步优化布线结果。压缩是布线完成后的优化处理过程 ,他试图进一步减小芯片的面积。 版图设计方法可以从不同角度对版图设计方法进行分类。如果按设计自动化程度来分 ,可将版图设计方法分成手工设计和自动设计 2大类。如果按照对布局布线位置的限制和布局模块的限制来分 ,则可把设计方法分成全定制 (fu ll cu stom )和半定制 (semi cust

12、om ) 2大类。而对于全定制设计模式 ,目前有 3种 CAD工具服务于他 :几何图形的交互图形编辑、符号法和积木块自动布图。对于两极运算放大器版图设计的例子 ,采用的是 T anner公司的 L Edit软件。这是一种广泛使用在微机上的交互图形编辑器。设计者将手工设计好的版图草图用一个交互图形编辑器输入计算机并进行编辑。因而此方法也被分类成手工设计方法。因为手工设计方法不可避免的会产生误会 ,因此 ,必须在版图编辑后进行版图验证。版图验证包括设计规则检查 

13、;DRC (a design rule checker)、电学规则检查 ERC (a electrics rule checker)、版图参数提取 LPE (layoutparameter ex traction)、版图和原理图对照检查 LVS (layout vs1 schem atic)。当然这些验证 L Edit就可以完成。近几年来，人们已投入很大力量研究版图设计自动化，希望用以代替设计师的

14、一部分劳动。然而在较复杂的场合，有些程序的应用遇到了阻力，需要人工干预帮助解决问题。人工设计得到的器件版图密度一般高于用自动化版图设计和布线程序所得到的密度，因而人机交互式版图设计和布线程序得到了广泛的应用。一、半导体的导电类型和电阻率受杂质的影响极大，要想把半导体的各种性能参数置于人们的控制之下，首先是要把材料提纯到需要的纯度；二、半导体结构上的不完整性也会对半导体的性能带来极大影响，因而制造半导体器件以及集成电路绝大部分是使用半导体单晶。 掩膜：在半导体制造中，许多芯片工艺步骤采用光刻技术，用于这些步骤的图形“底片”称为掩膜。掩膜作用：在硅片上选定的区域中对一个不透明的图形模板掩膜，继而下

15、面的腐蚀或扩散将只影响选定的区域Ø 洁净级别通常有（10级）、100级、（1 000级）、10 000级、100 000级；Ø 所谓100 000级是指每立方英尺空气中，0.5mm的尘埃不超过100 000颗。2.2 从设计到制造流程简述Ø 集成器件生产商（IDM）：垂直整合制造，指从设计、制造、封装测试到销售自有品牌IC都一手包办的半导体垂直整合型公司Ø 无生产线（Fabless）：设计工作由有生产线集成电路设计到无生产线集成电路设计的发展过程。 IC设计单位不拥有生产线，只设计不生成。Ø 代工（Foundry）：芯片设计单位和工艺制造单位的

16、分离，即芯片设计单位可以不拥有生产线而存在和发展，而芯片制造单位致力于工艺实现，即代客户加工（简称代工）方式。代工方式已成为集成电路技术发展的一个重要特征。TSMC台湾积体电路制造股份有限公司（Taiwan Semiconductor Manufacturing Company）Fabless & FoundryØ Step1：代工单位将经过前期开发确定的一套工艺设计文件PDK（Process Design Kits)通过因特网传送给设计单位。Ø Step2：设计单位根据研究项目提出的技术指标，在自己掌握的电路与系统知识的基础上，利用PDK提供的工艺数据和CAD/E

17、DA工具，进行电路设计、电路仿真（或称模拟）和优化、版图设计、设计规则检查DRC、参数提取和版图电路图对照LVS，最终生成通常称之为GDS-格式的版图文件。再通过因特网传送到代工单位。Ø Step3：代工单位根据设计单位提供的GDS-格式的版图数据，首先制作掩模（Mask），将版图数据定义的图形固化到铬板等材料的一套掩模上。Ø Step4：在一张张掩模的参与下，工艺工程师完成芯片的流水式加工，将版图数据定义的图形最终有序的固化到芯片上。这一过程通常简称为“流片” Ø Step5：设计单位对芯片进行参数测试和性能评估。符合技术要求时，进入系统应用。从而完成一次集成电

18、路设计、制造和测试与应用的全过程。80年代：初步形成三业分离状态，制造业、设计业、封装测试业；中国集成电路产业集群化分布进一步显现，已初步形成以长三角、环渤海，珠三角三大核心区域聚集发展的产业空间格局第三章半导体的基本概念ü 电阻率在10-4-109W·cm之间，而金属约为10-6 W·cm；绝缘体约为1012W·cm；ü 电阻率对杂质极为敏感；ü 一般具有负的温度电阻系数；ü 具有光敏特性；ü 比金属大得多的温差电效应和霍尔效应；承担运输电流的载流子有电子和空穴两种；根据其内部构造特点,固体又可分为几类吗?可分为

19、晶体、非晶体和准晶体三大类。固体指具有确定形状和体积的物体。晶体：质点（分子、原子或离子）在空间有规则地排列成的，具有整齐的外形，以多面体出现的固体物质叫晶体。(1)具有整齐规则的几何外形(2)具有固定的熔点(3)有各向异性完全纯净的、不含其他杂质且具有晶体结构的半导体称为本征半导体（Intrinstic）；当温度 T = 0 K 时，半导体不导电，如同绝缘体。 在一定温度下本征半导体中载流子（Carrier）的浓度是一定的，并且自由电子与空穴的浓度相等。本征激发：价电子在获得一定能量（温度升高或受光照）后，即可挣脱原子核的束缚，成为自由电子（带负电），同时共价键中留下一个空位，称为空穴（带正

20、电）。小结：半导体中两种载流子；2. 本征半导体中，自由电子和空穴总是成对出现，称为 电子 - 空穴对；3. 本征半导体中自由电子和空穴的浓度用 ni 和 pi 表示，显然 ni = pi ；4. 由于物质的运动，自由电子和空穴不断的产生又不断的复合。在一定的温度下，产生与复合运动会达到平衡，载流子的浓度就一定了。5. 载流子的浓度与温度密切相关，它随着温度的升高，基本按指数规律增加。ü 当半导体两端加上外电压时，在半导体中将出现两部分电流：电子电流和空穴电流； ü 共价键模型ü P型半导体：掺入三价元素后空穴数目大量增加，空穴导电成为这种半导体的主要导电方式，称

21、为空穴半导体或 P型半导体。在 P 型半导体中空穴是多数载流子，自由电子是少数载流子。ü N型半导体：掺入五价元素后自由电子数目大量增加，自由电子导电成为这种半导体的主要导电方式，称为电子半导体或N型半导体。在N 型半导体中自由电子是多数载流子，空穴是少数载流子。ü 无论N型或P型半导体都是中性的，对外不显电性。ü 一定温度下，两种载流子的浓度的乘积为恒定值。ü 外加电场时，N型或P型半导体电流主要是多子电流杂质半导体相关ü 外加电场时，N型或P型半导体电流主要是多子电流 ü 多子浓度与少子浓度的乘积在一定温度下为一常数，该值由半导体

22、材料的种类和温度所决定；ü 在单位电场强度作用下，载流子的平均漂移速度称为载流子的迁移率（载流子的迁移率cm2/V·S ），它反映了载流子在半导体内作定向运动的难易程度，其值的大小直接影响器件的工作速度。ü 电阻率是半导体材料的重要参数，其值大小直接决定于载流子的浓度和迁移率：PS：漂移是自由电子或者空穴在电场的作用下进行的运动；扩散则是由于由高浓度向低浓度的地方进行的运动。硅(Si)优点：原材料丰富，技术成熟，硅基产品价格低廉；易于生成氧化物SiO2是稳定的绝缘介质；硅是现代微电子工业的基础，市场上90%的IC产品都是基于硅工艺。 五种器件： 双极型晶体管（BJ

23、T） 结型场效应管（J-FET） PMOS、NMOS、CMOS场效应管 双极CMOS（BiCMOS） 异质结双极型晶体管（HBT）近年来快速发展（HBT实际上就是在BJT的基础上，只是把发射区改用宽带隙的半导体材料，即同质的发射结采用了异质结来代替。 ）砷化镓 微波毫米波范围内，GaAs集成电路已处于主导地位； 能在更高温度下工作并具有更好的抗辐射性能。 三种有源器件：MESFET，HEMT和HBT 目前应用最广泛的半导体，重要性仅次于硅；磷化铟ü 能工作在超高速超高频；以InP为基础的HEMT的截止频率已达340GHz，成为毫米波高端的支柱产品；广泛应用于光纤通信系统中。三种有源器

24、件： MESFET，HEMT和HBT 技术缺点是还没有GaAs技术那样成熟。除Si和GaAs外最重要的半导体材料之一；与GaAs一样容易制成半绝缘体衬底，但完美晶体的制备难度较大，因而目前发展受限。 碳化硅 适用于制造高压大功率器件如高压二极管,功率三极管, 可控硅以及大功率微波器件； 耐高温、高热传导率是目前所知最硬的物质之一； 又称金钢砂或耐火砂，为六方晶体。IC常见的绝缘材料（通常又称为电介质）按其构成元素分为两大类：有机绝缘材料和无机绝缘材料。 功能包括：充当离子注入及热扩散的掩膜器件表面的钝化层电隔离SiO2、 SiON和Si3N4是IC系统中常用的几种绝缘材料IC常见的金属材料 金

25、属材料有三个功能： 1. 形成器件本身的接触线 2. 形成器件间的互连线 3. 形成焊盘肖特基型接触或欧姆接触 如果掺杂浓度较低，金属和半导体结合面形成肖特基型接触，构成肖特基二极管。 如果掺杂浓度足够高，以致于隧道效应可以抵消势垒的影响，那么就形成了欧姆接触(双向低欧姆电阻值)。 器件互连材料包括金属，合金，多晶硅，金属硅化物材料系统 材料系统指的是在由一些基本材料，如Si, GaAs或InP制成的衬底上或衬底内，用其它物质再生成一层或几层材料。 材料系统与掺杂过的材料之间的区别: 在掺杂材料中, 掺杂原子很少 在材料系统中,外来原子的比率较高导入其他材料层的目的是形成特定的能带，改变载流子

26、的传输性能。（又称为能带工程） 半导体材料系统是指不同质（异质）的几种半导体(GaAs与AlGaAs，InP与InGaAs和Si与SiGe等)组成的层结构。 应用： 制作HBT。 制作HEMT。 制作高性能的LED及LD。Ø 半导体/绝缘体材料系统是半导体与绝缘体相结合的材料系统。其典型代表是绝缘体上硅(SOI: Silicon On Insulator)。Ø SOI: 由于在器件的有源层和衬底之间的隔离层厚，电极与衬底之间的寄生电容大大的减少。器件的速度更快，功率更低。主要是解决芯片的功耗问题第四章 半导体器件基础单向导电性PN 结加正向电压时，PN结变窄，正向电流较大，

27、PN结呈现低电阻，处于导通状态。PN 结加正向电压（正向偏置）：内电场被削弱，多子的扩散加强，形成较大的扩散电流。与外电场方向一致PN 结加反向电压时，PN结变宽，反向电流较小，PN结呈现高电阻，处于截止状态。温度越高少子的数目越多，反向电流将随温度急剧增加。2. PN 结加反向电压（反向偏置）：内电场被加强，少子的漂移加强，由于少子数量很少，形成很小的反向电流。反向电流又称反向饱和电流。对温度十分敏感，随着温度升高， IS 将急剧增大。当PN上的电压发生变化时，PN 结中储存的电荷量将随之发生变化，使PN结具有电容效应。在信号频率较高时，须考虑结电容的作用。 特征尺寸（Feature Siz

28、e）：工艺可以实现的平面结构的最小尺寸，通常指最窄线宽。往往是沟道方向上栅极线条的长度（栅长）。作为现代VLSI的基础，MOS工艺的发展史实际上就是VLSI的发展史。 单极型晶体管也称场效应管，简称FET(Field Effect Transistor)。它是一种电压控制型器件，由输入电压产生的电场效应来控制输出电流的大小。它工作时只有一种载流子（多数载流子）参与导电，故称为单极型晶体管。 特点： 输入电阻高，可达107 1015 ，绝缘栅型场效应管(IGFET) 可高达 1015 。 噪声低，热稳定性好，工艺简单，易集成，器件特性便于控制，功耗小，体积小，成本低。 双极型晶体管也称晶体三极管

29、，它是一种电流控制型器件，由输入电流控制输出电流，其本身具有电流放大作用。它工作时有电子和空穴两种载流子参与导电过程，故称为双极型三极管。 特点： 三极管可用来对微弱信号进行放大和作无触点开关。它具有结构牢固、寿命长、体积小、耗电省等一系列独特优点，故在各个领域得到广泛应用。 尽管CMOS和大多数MOS电路输入有保护电路，但这些电路吸收瞬变能量有限，太大的瞬变信号会破坏保护电路， 甚至破坏电路的工作。为防止这种现象发生，应注意以下几点： 焊接时，电烙铁外壳应接地。 器件插入或拔出插座时，所有电压均需除去。 不用的输入端应根据逻辑要求或接电源UDD(与非门)，或接地(或非门)， 或与其它输入端连

30、接。 输出级所接电容负载不能大于500 pF，否则会因输出级功率过大而损坏电路。 D：Diode，二极管 LD：Laser Diode，激光二极管 PD：Photo-Detector/Diode，光电探测器/二极管 BJT：Bipolar Junction Transistor，双极型三极管 HBT：Hetero-junction Bipolar Transistor，异质结 双极型三极管 FET： Field-Effect Transistor，场效应晶体管 MESFET：Metal-Semiconductor FET，金属半导体场效应晶体管 HEMT：High Electron Mobil

31、ity Transistor，高电子迁移率晶体管 MOS：Metal-Oxide Semiconductor，金属-氧化物-半导体 NMOS：N沟道MOSPMOS：P沟道MOS CMOS：Complementary MOS， 互补型MOS BiCMOS：Bipolar CMOS，双极型CMOS TTL：Transistor- Transistor-Logic，晶体管-晶体管逻辑 ECL：Emitter-Coupled-Logic，射极耦合逻辑 CML：Current-Mode-Logic，电流模逻辑 SCL：Source-Coupled-Logic，源极耦合逻辑 SSI：Small Scale

32、 Integration ，小规模集成 MSI：Middle SI ，中规模集成 LSI：Large SI ，大规模集成 VLSI：Very Large SI，超大规模集成 ULSI： Ultra-Large SI，超大规模集成 GSI：Grand SI ，超大规模集成 Q1： 尽管半导体器件种类众多，但其在结构上的基本构成元素只有3种，分别是PN节，mos，mes。 Q2：异型半导体接触会形成耗尽层，耗尽层中只有杂质离子，所以耗尽层不能导电。 Q3：以下集成电路器件中，不属于双极型器件的是A A. SBD二极管 B. PN结二极管 C. BJT三极管 D. HBT三极管 Q4：在 C 工艺的

33、晶体管结构中存在大量可高速迁移的电子即二维电子气（2DEG）。 AMESFET BHBT CHEMT DCMOS 第五章Q1：半导体集成电路薄膜制备的主要工艺有：（ 外延 ）、（氧化 ）、（ 蒸发 ）和（ 淀积 ）。Q2：制版就是要产生一套分层的版图掩模，为将来进行（图形转移动 ），即将设计的版图转移到晶圆上去做准备。Q3：集成电路工艺中主要影响光刻分辨率的参数是（曝光光源的波长和 投影光的数值孔径 ）。 同质外延的目的是用同质材料形成具有不同的 掺杂种类及浓度 ，因而具有不同性能的晶体层。外延生长后的衬底适合于制作有各种要求的器件与IC，且可进行进一步处理。 第七章 MOSFET尺寸按比例缩

34、小的主要含义是指：同时减小_栅极宽度W_、 氧化层厚度tox_和_沟道长度_L_ ，可保持_漏极电流_不变，但导致器件占用面积减小，电路集成度提高。缩小MOSFET尺寸是VLSI发展的总趋势！ MOS电容随栅极电压的变化呈_凹谷_型，通过测量半导体材料MOS电容的CV特性可以获得_二氧化硅的厚度tox _ 、 _多数载流子的数量_等非常重要的参数信息。 当CMOS工艺发展到45nm后，MOS管栅极材料由多晶硅逐步变为金属材料，栅氧层采用高介电常数材料，其主要用意在于（加厚栅氧层厚度，防止栅极漏电流，而此时，栅极电容保持不变 ）； 当CMOS工艺发展到22nm后，集成电路平面工艺逐渐难以适应器件尺寸不断缩小带来的各种副效应，工艺变为（非平面工艺 ）工艺。第八章 IC设计中，版图的验证通常包含_DRC_、 ERC_和_LVS_ 等步骤。 FPGA属于一种特殊的CPLD，其与一般意义上的数字电路的根本区别在于FPGA是完全设计好，但无功能的