ClockandDataRecovery-数据时钟恢复

1、 Clock and Data Recovery Clock and Data Recovery数据时钟恢复Stanley Teaml Agenda数据同步方式数据时钟恢复编码时钟的提取 源同步(SS发送端同时传递时钟与数据信号给接收端。发送端同时传递时钟与数据信号给接收端接收端根据时钟锁存数据。常用的Bus:PCI,LPC,SPI,I2C,SMBUS,DDR(I ,II, III, 数据时钟恢复(CDR发送端不发送CLK信号,而是有接收端给据数据恢复出时钟,并据此锁存数据。并据此锁存数据常用的BUS:USB,SATA,PCI-E, 编码举例8b/10b HGF EDCBA Dx.y yabc

2、dei fghj 8b/10b Encoding RD=-1 :0比1多RD=+1:1比0多RD初始值為-1 8bit編碼成10bit後只可能出現3種情況:1.有5個0和5個122.有6個0和4個13.有4個0和6個1 8b/10b Encoding 8b/10b Encoding 8b/10b Encoding 8b/10b Encoding is used for only x=17, x=18, and x=20 when RD=1 and for x=11, x=13, andx14 when RD+1.x=14when RD=+1 8b/10b Encoding http:/www

3、stanleyteam org/8b10b php这是我们模拟的PHP实现,您可以上去体会8b/10b的编码。HW部分,Verilog/VHDL可以用不同的算法,使用Verilog/VHDL 在FPGA里实现。 Example 8b/10b Encoding 根据编码需要,Controls 模块输出的6 bit和4 bit操作数分别包括:D碼000000、111111和0000、1111K碼000001、111110 和1001、0110000000(0000和111111(1111分別表示對當前code保持不變和取反D碼RD=-1操作數為000000(0000RD=1D碼RD=+1操作數為1

4、11111(1111 Digital Receiver 原理滤波法实现CDR Data Recovery with simple PLL IncomingDate Architecture of the designed PLL 1 頻率鎖定在預定中心頻率 2 相位鎖定 Phase and Frequency Detector A與B相位差=QA -QB Hogge Phase Detector 鎖定狀態時,charge pump 輸出電壓Vout在產生一個向上的紋波,隨即產生一個向下的紋波,Vout直流電平保持不變。 HPD鎖定前後理論波形示意圖細節變化將體現在i l ti simulati

5、on 中 Charge pump有4種可能工作Y =Din與CLK相位差X =1/2T CLK Charge pump有4種可能工作狀態:充電、放電、同時開通和同時關閉Over sampling CDR 以本地高于系统速率几倍的采样速率在一个数据位宽度内采样多次，然后再 根据某种判决算法从多次采样的数据中恢复出正确的时钟和数据。 两者根本的区别在于 两者根本的区别在于PLL 试图在数据位时间间隔内最优化的 点上采样数据 而过 试图在数据位时间间隔内最优化的一点上采样数据，而过 采样法则是通过随机的等距离多次采样来获得额外的数据信息，以做进一步处理。 过采样法可以分为两种： 采样 分为两种 一种是用几倍于发送时钟频率的本地参考时钟对数据位流采样，可以叫