高速无线扩频设备的研制

1、高速无线扩频设备的研制 在开放并且拥塞的无线信道中，为了得到更大的传输容量和更好的抗干扰能力，扩展频谱通信是很好的挑选，j.p科斯塔在1959年就对此做出了科学的论断。本文将要介绍的无线终端设备，采纳挺直序列扩频和cck调制技术，具有较强的抗干扰能力和抗多径能力，该设备用一块实现数字复接，并由对囫囵设备举行控制，不但大大减小了电路体积，并且实现了在线可编程功能，可以便利地用于2m、2*2m、4*2m等多种数据业务，能够按照业务的不同，充分地利用传输信道，提高传输质量。关键技术挺直序列扩展频谱是扩频技术的一种，其基本原理是用伪随机编码序列去调制载波。因为普通所用法的伪随机序列速率远大于信码，所以

2、经过调制以后，信号的能量被蔓延到一个很宽的频带上，它的功率谱与噪声相像。在接收端，用与发送端同步的相同的伪随机序列解调接收信号，则终于实用信号可以复原为窄带的中频信号，而干扰信号则仍然为宽带信号，在通过一个之后其大部分能量可被滤除。cck调制即complementary code keying(补码键控)调制，是由和lucent公司建议，被ieee802.11b所采纳的一种新的调制计划。补码又称为补码序列，对于一对由两个元素组成的等长度序列，假如它们对于任何给定的分割，一个序列中相同的元素对和另外一个序列中不同的元素对的数量相等，那么这两个序列就是补码序列。补码序列有很强的位置对称性，自相关性

3、强，相互关性很弱，十分适于作为扩频通信中的伪随机序列码。假如补码序列的元素是具有相位参数的复数，那么构成的补码序列就是多相补码序列。ieee802.11b中的cck调制采纳的就是多相补码序列，其定义的码组就是一个包含四种相位0、/2、-/2的复数码组。也就是说它的元素ai是1，-1，j，-j其中之一。因而，802.11b的cck调制可以认为是mok(m-ary orthogonal keying)调制采纳了复数符号结构的一种变型。下面列出的公式是802.11b所规定的码速为11m，补码长度为8的cck调制中所用法的补码序列的产生公式。在数据速率为11mbps时，发送的串行数据首先以字节为单位被

4、分割。例如其中的一个字节为(d7，d6，d5，d4，d3，d2，d1，d0)，这里d0是最低位。这8个比特用来按表1所示的计划确定相位参数14。相位参数的编码计划根据dqpsk调制，如表2所示。然后，把得到的参数带入式(2)中去，就可以得到用于调制载波的补码列。例如，假定11mbps模式下发送的数据为d7, d6, d5, d4, d3, d2, d1, d0 = 1 0 1 1 0 1 0 1。那么根据表1和表2有，d1,d0 = 0 1，故1=。同理可以得到：2 =，3 = -/2，4=/2。将这些相位参数代入到公式(1)中并化简可得到：c=1，-1，j，j，-j，j，-1，-1(2)这就

5、是用来调制载波举行扩频的补码序列。在数字通信网中，为了扩大传输容量和提高传输效率经常需要把若干个低速数字信号合并成为一个高速数字信号，然后再通过高速信道传输，这就是所谓的数字复接技术。数字复接是一种已经十分成熟的技术，广泛地应用于无线通信、光通信和微波接力通信。图1是数字信号复接、分接暗示图。1所示，数字复接系统包括数字复接器(digital multiplexer)和数字分接器(digital demultiplexer)两部分。数字复接器是把两个或多个低速的支路数字信号根据时分复用方式合并成为一路高速的合路数字信号的设备；数字分接器是把合路数字信号分解为本来的支路数字信号的设备。数字复接器

6、是由定时、调节和复接单元所组成；数字分接器是由同步、定时、分接和复原单元所组成。定时单元给设备提供统一的基及时间信号，同步单元给分接器提供与复接器基及时间同步的时光信号，调节单元负责同步输入的各支路信号。复原单元与调节单元相对，负责把分接出来的各支路信号恢复。在目前的数字电路中，专用asic得到广泛应用。但高速的asic只能实现某种特定的功能，设计完成后不能再对其举行改动，灵便性和通用性受到限制；可编程处理器能够根据不同的算法完成相应的处理和控制操作，但性能相对较低。“在线可配置(icr)”可视为asic和可编程处理器的混合体，它综合了二者的优点。fpga是实现在线可配置的核心，基于sram结

7、构的fpga可以很简单地通过重新下载数据来更换功能，这样就可以将多项工作利用同一个硅片以时分复用的形式分离完成，用较小规模的fpga芯片来实现更大规模的数字时序系统。设计计划囫囵系统的各部分关系2所示，待发送的多路、并行低速数据经过数字复接之后合成为一路串行高速数据流，送入基带处理模块(bbp)举行频谱扩展，然后经由调制模块调制到70m，最后送入模块进一步调制到更高的频率上放射出去。接收的过程正巧相反，宽带射频信号经过射频模块之后，变成70m中频信号，然后经过解调模块解调至基带，经解扩之后得到一路高速串行数据，再由分接器分路成为多路、低速并行数据流提交给用户。基带处理模块由一块intersil

8、公司的专用集成芯片hfa3863和相应的外围电路构成。hfa3863是具有rake接收机和均衡器的可编程挺直序列扩频基带处理器，主要用于ieee802.11协议的无线局域网，同时也可应用于点对点和点对多点的无线通信。hfa3863包含了一个基带双工/半双工、分组/延续、收发信机的所有功能，带有64个可编程控制寄存器，且片内包含a/d、d/a转换器，工作频率为1、2、2.5、5.5和11m，可以采纳dbpsk、dqpsk和cck调制方式。放射机部分包括一个网络处理器接口、前同步码及报头发生器、dpsk调制器、高速调制器、数据扰码器、发送滤波器和频谱扩展器。完成基带数据的扩频、编码、加扰码等工作，

9、并自动为发送的分组产生报头和前同步码。在发送的时候前同步码总是以dbpsk方式调制，报头可以挑选dbpsk或dqpsk方式而数据分组可以选用dbpsk、dqpsk或cck方式。放射机在需要时自动在dbpsk、dqpsk或cck模式之间切换。这样做的目的是在同步期间缩短捕捉时光，而一旦完成同步之后，可以用更快的速率传送数据。接收单元包括巴克码相关器、cck相关器、反馈平衡器、符号判决器、峰值检测器、dpsk解调器、数据解扰码器、数控、环路滤波器和报头检测器等。完成中频解调后的数据的解扩、去扰码、去报头等工作。除了发送单元和接收单元之外，hfa3863还有一个自动增益控制(agc)单元，与调制模块

10、和射频模块的agc单元一起组成一个agc系统，按照环境的变幻自动控制射频、中频部分增益和衰减的变幻从而充实接收机的动态接收范围。图3是hfa3863的功能框图。复接分接模块由一块ara公司的ep1k10及其外围电路构成，将1、2或4路标准的2.048m数据合路成一路串行的数据并且加入纠错码和一路勤务电话。合路之后的数据速率应当符合基带处理器对数据速率的要求。并且，该模块应当能够按照用户的挑选，在1、2或4路三种工作模式下运行，协作基带处理器的工作频率，以充分利用信道获得较高的增益。在本系统中如若利用分立元件或是采纳专用集成电路来构造复接分接模块需要有2组设备分离完成2路和4路并行数据的合路、分

11、路工作，电路构成复杂、体积大、稳定性差。现在，用一块fpga就可以完成全部这些工作。针对三种状况可以编写3套程序代码放在外部的存储器中按照用户的挑选，控制模块给fpga动态加载不同的程序，让同一块芯片在不同的状况下完成不同的功能，大大减小了电路的体积，并且因为系统集成在一块芯片中，稳定性和精度都大大提高。除了完成复接分接功能之外，fpga还要完成数据速率改变的工作，由于hfa3863只能工作在几个离散的频率点上，所以从该模块送出的数据必需符合基带处理器的要求。所以必需在fpga上实现一个收/发fifo，上行时，先将合路后的数据以其本身的频率写入fifo，然后以hfa3863要求的数据速率读出，

12、下行时正巧相反。为了实现牢靠传输需要由计数器来控制写入/读出的时光和每次读出数据的个数。调制解调模块的功能相对单一，电路也比较容易，主要是由intersil公司的hfa3783芯片和相应的外围电路构成。hfa3783是一款半双工的正交差分调制解调器，集成了一个if收发机的全部功能，频率范围70600mhz，含有agc控制模块，内建一个三线接口的锁相环，该锁相环需要一个外部的vco和一个参考频率。hfa3783内部有4个可编程寄存器用来控制锁相环和直流偏置时钟。为了实现全双工通信，该模块需要两块hfa3783，一块作为调制器，另一块作为解调器。初始化及控制模块的核心是一块89c，其主要功能是系统上电时对基带处理器、调制解调器和复接分接器举行初始化，在设备工作期间按照用户的挑选，在不同的工作模式之间切换，给fpga加载不同的程序模块，并且通过显示屏显示当前的工作状态、信号强度和出错信息，用户可以按照这些信息调节工作模式，在保证通信质量的状况下尽可能利用信道传输能力。射频模块完成中频数据和射频信号的转换工作，它可以用intersil公司配套的芯片组来实现，也可以是一个自立的单元。在本项目中用法的是一个外接的自立的射频模块。高速无线扩频终端可用于数字蜂窝移动通信系统gsm的基站联网，为数字蜂窝基站控制器和外围基站