用Palladium加快多媒体芯片的系统级验证

1、用palladium加快多媒体芯片的系统级验证目前，多媒体芯片的开发濒临着集成度高、产品上市时光紧迫、市场变幻快速等诸多挑战。不同于传统的asic，多媒体芯片通常是复杂的，在芯片中除了核心的音视频处理以外，普通都有、或cpu来帮助音视频处理电路完成系统级的控制功能，或者由dsp、cpu完成某些音视频算法。有的多媒体芯片内部甚至集成了多个mcu、dsp或cpu内核。另外，大部分多媒体芯片都需要与外部cpu协同工作，如pc摄像头多媒体芯片需要和pc一起工作，移动终端多媒体芯片需要和基带处理器一起工作。中星微公司致力于多媒体芯片的开发，并可提供完整的软件和系统解决计划。按照功能的不同，软件可分为驱动

2、程序、固件和应用程序。对多媒体芯片举行系统级验证要同时验证驱动程序、固件等软件部分。基于nc-systemc，中星微开发出系统级的验证平台，该平台用systemc集成芯片的驱动程序和应用程序，用perl来解析测试指令，用nc器举行systemc和的联合仿真，较好地解决了软硬件联合仿真的问题，大大提高了验证效率。但因为多媒体芯片规模比较大，依据一个系统级的仿真向量对芯片举行仿真时往往需要几个小时，比如仿真一秒钟的声音需要710个小时，仿真一幅1.3m或3m的图像需要12个小时。在验证初期，系统的硬件和软件都不稳定，往往需要花费大量时光来验证一个很小的问题，这严峻影响了芯片的开发进度。在验证后期，

3、迫于流片时光的压力，又没有时光对芯片举行充分验证。因此，工程师迫切需要一种新的验证办法来加快仿真速度，这就是硬件加速器。目前，市场上有许多硬件加速器的解决计划，的palladium是基于定制cpu的解决计划，其它都是基于的。本文采纳palladium作为硬件加速解决计划。基于的stbstb的硬件结构基于arm的stb(可综合测试平台)的硬件结构1所示。传统的硬件加速器大多工作在ice(电路内仿真)模式下，这种模式的测试激励由外部硬件设备提供。但是，因为硬件加速器的工作速度有限，无法实现与外部高速设备的挺直衔接，因此，需要采纳cadence的速率适配器(speedbridge)来举行速率转换，这

4、样又会增强囫囵验证系统的复杂程度。stb的基本思想是用可综合的rtl来实现soc验证中用到的全部仿真模型。因为不同的soc芯片对各个仿真模型的要求不彻低相同，所以，仿真模型必需是可配置的。stb中利用arm来配置各个仿真模型，并控制各个仿真模型对芯片举行操作，比如读写芯片的寄存器、为芯片提供音视频输入数据等。同时，arm也可以运行芯片的驱动程序和应用程序(事实上许多手机基带处理器都是arm内核)。stb可以对中星微的全部多媒体芯片举行系统级的软硬件联合验证，能够降低验证环境的复杂度，实现更灵便的配置，同时不会降低性能。stb的arm子系统arm子系统包括arm内核、多层ahb、衔接到ahb总线

5、上的sram控制器、sdram控制器、dma控制器、外部异步接口cpu_bfm、ahb-apb接口电路，以及衔接到apb总线上的中断控制器、定时器等。多层ahb总线可以衔接8个ahb主设备和8个ahb从设备。不同的ahb主设备可以同时拜访不同的ahb从设备，从而提高了系统的数据吞吐能力。为了简化设计，多层ahb总线不支持burst、split、retry和error传输。为了适应不同仿真模型的需求，多层ahb总线对ahb总线的传输类型没有限制，支持single和全部incr及wrap传输类型。dma控制器帮助arm完成数据搬运工作。dma控制器提供了4个硬件通道和4个软件通道，每个通道可以自立

6、设置源地址、目的地址、传输长度和控制字。dma控制器支持嵌套操作，即高优先级的数据传输可以临时打断低优先级的数据传输，高优先级的数据传输结束后再继续举行低优先级的数据传输。为了提高数据传输的速率并尽量削减对多层ahb总线的占用，dma控制器用法了两个ahb主设备：一个ahb主设备负责从源地址读取数据，然后把数据存人fifo中；另一个ahb主设备则从fifo中读取数据，并写到目的地址中。cpu_bfm模拟了手机基带处理器的异步接口，用来拜访其它异步接口。cpu_bfm是stb控制duv的主要途径，arm通过cpu_bfm可以读写duv的寄存器，dma控制器可以通过cpu_bfm把需要解码的音视频

7、数据迅速写到duv中，或者把解码后的数据读入到stb中。arm可以配置cpu_bfm的读写宽度，从而具有更大的灵便性。ahb-apb接口电路提供了arm控制大多数仿真模型的通路。arm子系统中的中断控制器和定时器都衔接到apb总线上。stb的其它仿真模型除了arm子系统外，stb还集成了其它仿真模型，如 otg、utmi phy、图像、sci、spi、iic、nor闪存、nand闪存、sd卡等。这些仿真模型都衔接到apb总线上，arm通过ahb-apb来配置和控制这些仿真模型。stb的软件架构ecos(可配置操作系统)是一种针对16位、32位和64位处理器的可移植嵌入式实时操作系统。ecos的

8、源代码是藏匿的，其最大的特点是模块化，内核可配置。它的另一个优点是用法多任务抢占机制，具有最小的中断延迟，支持嵌入式系统所需的全部同步原语，并拥有灵便的调度策略和中断处理机制，因而具有良好的实时性。stb的软件基于ecos构建，2所示。hal、ecos内核、ecos内核api、硬件驱动程序构成了ecos的基本架构。duv驱动程序可以调用stb硬件驱动程序、ecos内核api和hal硬件抽象层。duv应用程序调用duv驱动程序和文件系统对duv举行系统级验证。假如对相对照较容易的duv举行验证，可以不用法文件系统和ecos。palladium的用法流程palladium是基于定制cpu的硬件加速

9、解决计划。和传统的基于fpga的硬件加速器相比，palladium的编译速度快、调试能力强，并支持多用户。palladium支持sa(模拟加速)和ice两种模式，后者的运行速度更快，但要求测试平台彻低可综合。本文选用ice模式，其流程挨次为模型替换、代码综合、编译硬件、编译软件、运行和测试。模型替换因为ice模式只能处理可综合的rtl代码，所以需要把测试平台和duv中全部不行综合的仿真模型(如存储器的仿真模型)都替换为可综合的仿真模型，把全部不行综合的语句如initial、pli调用等放入synopsys translate_offon语句块中。palladium可以支持pullup和pull

10、down。代码综合对验证的测试平台和duv举行综合，把rtl代码转化为门级网表。典型的综合脚本如下：综合结束后可以检查报告文件hdlice.log，假如有错误提醒，就需要修改rtl代码并重新综合；假如有警告提醒，则需要确认是否有问题。编译硬件对综合后的门级网表举行编译，把门级网表转化为可以在palladium上运行的数据库。编译过程分为如下步骤：输入门级网表、设置设计、设置仿真器配置、设置时钟、设置编译、选项、预编译、ice预备、编译。编译软件编译stb中在arm上运行的软件，把编译后的软件代码存为数据文件。同时预备其它的数据文件，如音视频输入数据等。运行在palladium上运行编译好的数据

11、库，运行过程分为如下步骤：下载设计的数据库和各个存储器的初始化文件、设置内置规律分析仪的触发条件、设置波形信息、复位芯片、运行芯片、上载存储器内容和仿真波形。调试检查上载的存储器内容和仿真波形，假如不符合设计的要求，则查找相应缘由。假如是测试平台和duv的错误，则需要修改相应的rtl代码并重新举行综合、编译硬件和运行；假如是arm软件的错误，则需要修改arm软件、编译软件并运行。palladium的测试结果对palladium的用法可分为三个阶段：第一阶段主要测试palladium的基本流程，重点是stb的硬件和基本软件；其次阶段用已经流片的设计举行测试，测试重点是stb的软件和palladi

12、um的功能、运行性能以及测试能力；第三阶段用palladium对正待开发的芯片举行验证。palladium可以正确仿真数字规律，并且能够处理多时钟和异步时钟。palladium的运行速度大约是200 khz500khz，比rtl仿真快了100倍500倍。用法palladium时的限制在于，palladium只能做数字规律的功能验证，不能做的验证，也不能验证建立时光和保持时光等时序问题。为了达到更好的运行性能，需要对duv中相关的时钟电路举行优化，所以该部分电路不能通过palladium举行验证。另外，因为替换了存储器仿真模型和其它不行综合的仿真模型，所以该部分也不能通过palladium举行验证。全部pall