武汉职业技术学院电信学院黄洁ppt课件

1、 武汉职业技术学院电信学院武汉职业技术学院电信学院 黄黄 洁洁 数字电子技术与运用数字电子技术与运用工程七工程七 大规模数字集成电路大规模数字集成电路v7.1 7.1 概述概述v7.2 7.2 只读存储器只读存储器ROMROMv7.3 7.3 随机存取存储器随机存取存储器RAMRAMv7.4 7.4 可编程逻辑器件可编程逻辑器件PLDPLDv7.5 7.5 常用大规模数字集成器件简介常用大规模数字集成器件简介 大规模集成电路技术，可以把一个复杂的数字电路系大规模集成电路技术，可以把一个复杂的数字电路系统集成制造在一片硅片上，封装成一块集成电路。统集成制造在一片硅片上，封装成一块集成电路。特点：

2、体积小，分量轻，功耗小，可靠性高。特点：体积小，分量轻，功耗小，可靠性高。半导体存储器是一种通用型大规模集成器件。半导体存储器是一种通用型大规模集成器件。 只读存储器只读存储器ROMROM随机存储器随机存储器RAMRAM按存取功能分按存取功能分 PLD可编程逻辑器件：功能可由用户编程来确定可编程逻辑器件：功能可由用户编程来确定的新型逻辑器件。的新型逻辑器件。7.1 7.1 概述概述半导体存储器的分类半导体存储器的分类半导体存储器半导体存储器RAMRAM随机随机双极型双极型RAMRAMMOSMOS型型RAMRAMROMROM只读只读掩膜掩膜ROMROMPROMPROM可编程可编程EPROMEPR

3、OM可编程可擦除可编程可擦除E2PROME2PROM可编程可电擦除可编程可电擦除静态静态动态动态半导体存储器分类半导体存储器分类ROMROM的分类的分类掩膜掩膜ROM：不能改写。：不能改写。PROM：只能改写一次。：只能改写一次。EPROM：可以改写多次。：可以改写多次。存储器的分类存储器的分类RAM：在任务时既能从中读出取出信息，又能：在任务时既能从中读出取出信息，又能随时写入存入信息，但断电后所存信息消逝。随时写入存入信息，但断电后所存信息消逝。ROM：在任务时只能从中读出信息，不能写入信息，：在任务时只能从中读出信息，不能写入信息，且断电后其所存信息仍能坚持。且断电后其所存信息仍能坚持。

4、地址译码存 储 矩 阵M N输 出 及 控 制 电 路地址输入W0WM -1D0DN-1数 据 输 出ROM 存 储 器 结 构 图存储容量：存储单元的总数字数存储容量：存储单元的总数字数位数位数 1k=210=1024 1k=210=1024个存储单元个存储单元字线字线位线位线7.2 7.2 只读存储器只读存储器ROMROM的构造的构造ROMROM的构造的构造 W0 W1 Wi 12 nW D0 D1 Db-1 位位线线 输出数据 0 单单元元 1 单单元元 i 单单元元 2n-1 单单元元 存存储储体体 地地址址输输入入 字字线线 地地址址译译码码器器 A0 A1 An-1 存储容量字线数

5、存储容量字线数位线数位线数2n2nb b位位存储单元地址存储单元地址固定固定ROMROM的特点：运用者只能读取数据不能改动芯片中数据内容。的特点：运用者只能读取数据不能改动芯片中数据内容。一、二极管掩膜一、二极管掩膜ROMROM的构造的构造D=1D=0W0=1000W1 =0110W2 =1001W3 =01117.2.1 7.2.1 固定固定 二、二、 固定固定ROMROM的任务过程的任务过程W0W1W2W3D3D2D1D0(b)存储矩阵简化图MROM MROM 存储器构造表示图存储器构造表示图地址译码EN1111ENENENA0A1W0W1W2W3G1G2G3G4CSD3D2D1D0输出缓

6、冲器（a）44位二极管MROM1 0 000 00 010001 00 11 11 0 010 1 100 1 11010000010010 A1 A1 A0 A0 或门阵列或门阵列( (存储矩阵存储矩阵) ) 与门阵列与门阵列( (地址译码器地址译码器) ) Y3 Y2 Y1 Y0 m0 m1 m2 m3 三、三、ROMROM的简化画法的简化画法地址译码器产地址译码器产生了输入变量生了输入变量的全部最小项的全部最小项存储体实现存储体实现了有关最小了有关最小项的或运算项的或运算与与阵阵列列固固定定或或阵阵列列可可编编程程衔接衔接断开断开7.2.2 7.2.2 可编程只读存储器可编程只读存储器R

7、OMROMECWja熔丝型两种两种PROMPROM存储单元存储单元 （b）结破坏型位线字线一、一、PROMPROM存储单元的构造存储单元的构造写入写入0 0，烧断溶丝烧断溶丝写入写入1 1，击，击穿二极管穿二极管二、二、PROM PROM 的构造的构造7.2.3 7.2.3 可擦除可编程可擦除可编程ROMROM1EPROM：可擦除可编程：可擦除可编程ROM2E2PROM: 电可擦除可编程电可擦除可编程ROM3Flash Memory：快存存储器：快存存储器一、一、 紫外线可擦除紫外线可擦除EPROMEPROM1 1特点：采用紫外线照射擦除数据；采用电的方法写入数据特点：采用紫外线照射擦除数据；

8、采用电的方法写入数据2 2芯片引见芯片引见接地接地地址线地址线数据线数据线接电源接电源编程电源编程电源片选片选信号信号片选信号片选信号/ /编程脉编程脉冲输入冲输入二、二、 电可擦除电可擦除E2PROM E2PROM 1 1特点：写入和擦除数据均采用电信号；可以整片擦除、特点：写入和擦除数据均采用电信号；可以整片擦除、写入，也可以字节为单位擦除、写入。写入，也可以字节为单位擦除、写入。2 2芯片引见芯片引见地址线地址线数据数据线线接地接地接电源接电源写允许信写允许信号号/ /编程编程电源电源读选通读选通片选片选信号信号7.2.4 ROM7.2.4 ROM的运用的运用一、用于存储固定的公用程序一

9、、用于存储固定的公用程序二、实现查表或码制变换二、实现查表或码制变换 abcdefg显示数显示数地址码地址码A3 A2 A1 A0数码数码0 0 0 0 0 0 1 1 1 1 1 1g f e d c b a1 0 0 0 1 0 0 0 0 1 1 02 0 0 1 0 1 0 1 1 0 1 13 0 0 1 1 1 0 0 1 1 1 14 0 1 0 0 1 1 0 0 1 1 05 0 1 0 1 1 1 0 1 1 1 16 0 1 1 0 1 1 1 1 1 0 17 0 1 1 0 0 0 0 0 1 1 18 1 0 0 0 1 1 1 1 1 1 19 1 0 0 1 1

10、 1 0 1 1 1 1数码管驱动表数码管驱动表8421BCD码ROM存 储器abcdefg地 址 码输 入 端数 据 ag输 入 端ROM ROM 数码管驱动电路框图数码管驱动电路框图三、三、 在波形发生电路中运用在波形发生电路中运用ROM存 储 器计数器D/A转 换 器 CP计 数 脉 冲送 示 波 器三角波方波锯齿波正弦波ROMROM波形发生器表示图波形发生器表示图例例1 1： 用用ROMROM实现一位全加器实现一位全加器. .解：解： 全加器的真值表如下表所示，由真值表可得出：全加器的真值表如下表所示，由真值表可得出：全加器真值表全加器真值表Ai Bi Ci-1 Si Ci0 0 0

11、0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 11WABC地址译码m0mm2m3m4m5m6m70W1W2W3W4W5W6W7iii-1SiCi一位全加器简化矩阵图一位全加器简化矩阵图W0-W7W0-W7分别对应于分别对应于AiAi、BiBi、Ci-1Ci-1的一个最小项。由此得出存储器的的一个最小项。由此得出存储器的简化矩阵图如以下图所示：简化矩阵图如以下图所示：iiiii 1i 1ii 1iiiii 1iii 1iii 1ii 1iiiii 1SA B CA B CA B CABCCA BCA B CAB

12、CABC本节小结本节小结 只读存储器在存入数据以后，不能用简单的方法只读存储器在存入数据以后，不能用简单的方法更改，即在任务时它的存储内容是固定不变的，只能更改，即在任务时它的存储内容是固定不变的，只能从中读出信息，不能写入信息，并且其所存储的信息从中读出信息，不能写入信息，并且其所存储的信息在断电后仍能坚持，常用于存放固定的信息。在断电后仍能坚持，常用于存放固定的信息。ROMROM由地址译码器和存储体两部分构成。地址译码由地址译码器和存储体两部分构成。地址译码器产生了输入变量的全部最小项，即实现了对输入变器产生了输入变量的全部最小项，即实现了对输入变量的与运算；存储体实现了有关最小项的或运算

13、。因量的与运算；存储体实现了有关最小项的或运算。因此，此，ROMROM实践上是由与门阵列和或门阵列构成的组合电实践上是由与门阵列和或门阵列构成的组合电路，利用路，利用ROMROM可以实现任何组合逻辑函数。可以实现任何组合逻辑函数。利用利用ROMROM实现组合函数的步骤：实现组合函数的步骤：1 1列出函数的列出函数的真值表或写出函数的最小项表达式。真值表或写出函数的最小项表达式。2 2选择适宜的选择适宜的ROMROM，画出函数的阵列图。，画出函数的阵列图。 RAM RAM是由许许多多的根本存放器组合起来构成是由许许多多的根本存放器组合起来构成的大规模集成电路。的大规模集成电路。RAMRAM中的每

14、个存放器称为一个中的每个存放器称为一个字，存放器中的每一位称为一个存储单元。存放字，存放器中的每一位称为一个存储单元。存放器的个数字数与存放器中存储单元个数位器的个数字数与存放器中存储单元个数位数的乘积，叫做数的乘积，叫做RAMRAM的容量。按照的容量。按照RAMRAM中存放器中存放器位数的不同，位数的不同，RAMRAM有多字有多字1 1位和多字多位两种构造位和多字多位两种构造方式。在多字方式。在多字1 1位构造中，每个存放器都只需位构造中，每个存放器都只需1 1位，位，例如一个容量为例如一个容量为102410241 1位的位的RAMRAM，就是一个有，就是一个有10241024个个1 1位存

15、放器的位存放器的RAMRAM。多字多位构造中，每个存放。多字多位构造中，每个存放器都有多位，例如一个容量为器都有多位，例如一个容量为2562564 4位的位的RAMRAM，就，就是一个有是一个有256256个个4 4位存放器的位存放器的RAMRAM。7.3 7.3 随机存取存储器随机存取存储器 RAMRAM的特点：可随时写入和读出数据。的特点：可随时写入和读出数据。RAMRAM的优点：读写方便，运用灵敏。的优点：读写方便，运用灵敏。RAMRAM的缺陷：断电后所存信息将丧失。的缺陷：断电后所存信息将丧失。RAMRAM的运用领域举例：在计算机中主要用来存放用的运用领域举例：在计算机中主要用来存放用

16、户程序、计算的中间结果以及与外存交换信息。户程序、计算的中间结果以及与外存交换信息。RAMRAM分类分类静态随机存储器静态随机存储器SRAMSRAM动态随机存储器动态随机存储器DRAMDRAM 存存储储矩矩阵阵 地地址址译译码码器器 读读/ /写写控控制制电电路路 地地址址码码输输入入 片片选选 读读/ /写写控控制制 输输入入/ /输输出出 由大量存放器由大量存放器构成的矩阵构成的矩阵用以决议访问用以决议访问哪个字单元哪个字单元用以决议芯用以决议芯片能否任务片能否任务用以决议对用以决议对被选中的单元被选中的单元是读还是写是读还是写读出及写入读出及写入数据的通道数据的通道7.3.1 RAM7.

17、3.1 RAM的根本构造的根本构造 一、一、 随机存取存储器随机存取存储器RAMRAM的构造的构造地址译码器存储矩阵读/写控制电路地址输入片选读/写输入/输出RAMRAM的根本构造的根本构造1EN1EN1EN&DI/DOG1G2G3G4G5DDR/WCS读读/ /写控制电路写控制电路010 1001 X0 X1 X2 X31 8 根根列列选选择择线线 Y0 Y1 Y7 32 根根 行行 选选 择择 线线 容量为容量为2562564 RAM4 RAM的存储矩阵的存储矩阵存储单元存储单元10241024个存储单元排成个存储单元排成3232行行3232列的矩阵列的矩阵每根行选择线选择一行每根行选择线

18、选择一行每根列选择线选择一个字列每根列选择线选择一个字列 Y1 Y11 1，X2X21 1，位于，位于X2X2和和Y1Y1交叉处交叉处的字单元可以进展读出或写入操作，而的字单元可以进展读出或写入操作，而其他任何字单元都不会被选中。其他任何字单元都不会被选中。二、二、 RAM RAM的任务原理的任务原理 地址的选择经过地址译码器来实现。地址译码器由行译地址的选择经过地址译码器来实现。地址译码器由行译码器和列译码器组成。行、列译码器的输出即为行、列选择码器和列译码器组成。行、列译码器的输出即为行、列选择线，由它们共同确定欲选择的地址单元。线，由它们共同确定欲选择的地址单元。 A0 A1 A2 A3

19、 A4 X0 X1 X2 X31 A5 A6 A7 Y0 Y1 Y7 行译码器行译码器 列列 译译 码码 器器 256 2564 RAM4 RAM存储矩阵中，存储矩阵中，256256个字需求个字需求8 8位地址码位地址码A7A7A0A0。其中高其中高3 3位位A7A7A5A5用于列译码输入，低用于列译码输入，低5 5位位A4A4A0A0用于行译码输用于行译码输入。入。A7A7A0=00100010A0=00100010时，时，Y1=1Y1=1、X2=1X2=1，选中，选中X2X2和和Y1Y1交叉的字交叉的字单元。单元。010001 0 0一、一、 静态静态RAMRAMSRAMSRAM XYUD

20、DUGGVU1VU2VU3VU4VU5VU6VU7VU8数据线数据线DD六管六管NMOSNMOS静态存储单元静态存储单元行译码行译码器输出器输出列译码器列译码器输出输出常用于常用于的存储器的存储器SRAMSRAM的的特点：特点：只需不只需不断电，断电，信息将信息将长期保长期保管，所管，所需的读需的读/ /写控制写控制电路简电路简单，存单，存取速度取速度快。快。 7.3.2 RAM7.3.2 RAM的存储单元的存储单元 X=1X=1，Y=1Y=1选选中该中该单元单元二、二、 动态动态RAMRAMDRAMDRAM位线字线VUCSC0单管动态单管动态MOSMOS型型RAMRAMD D常用于常用于的存

21、储器的存储器字线字线门控管门控管导通导通栅极电容所存储的信息受走漏放电的影响，不能长久保管，为防止存储的信息消逝，必需采取措施，定时地给栅极电容补充漏掉的电荷 。这种操作叫“刷新。存储存储信息信息24 23 22 21 20 19 18 17 16 15 14 1361161 2 3 4 5 6 7 8 9 10 11 12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VDD A8 A9 WE OE A10 CS D7 D6 D5 D4 D3三、三、 集成集成2kB2kB8 8位位RAM 6116RAM 6116写入控制端写入控制端片选端片选端输出使能端输出使能端

22、7.3.3 RAM7.3.3 RAM存储容量的扩展存储容量的扩展1k 1位I/OI/O11k1位I/OI/O21k 1位I/OI/O31k1位I/OI/O4R/WCSA0A9R/WA0A9CSR/WA0A9CSR/WA0A9CSR/WCSA0A9一、一、 位扩展位扩展1Kx11Kx1位扩展成位扩展成1Kx41Kx4位位将地址线、读写线和将地址线、读写线和片选线对应地并联在一同片选线对应地并联在一同输入输出输入输出I/OI/O分开分开运用作为字的各个位线运用作为字的各个位线1k1位(I)I/OI/O1k1位(II)I/O1k1位()I/O1k1位()I/OR/WCSA0A9R/WR/WR/WR/

23、WA0A9CSA0A9CSA0A9CSA0A9片选译码A0A1A10A110Y1Y2Y3Y二、二、 字扩展字扩展 000 100 010110 1Kx11Kx1位扩展成位扩展成4Kx14Kx1位位 A0 A1 A9 R/W A10 A11 A12 I/O0 I/O1 I/O3 I/O2 I/O0 I/O1 I/O2 I/O3 1k4RAM(7) A0 A1 A9 R/W CS I/O0 I/O1 I/O2 I/O3 1k4RAM(1) A0 A1 A9 R/W CS I/O0 I/O1 I/O2 I/O3 1k4RAM(0) A0 A1 A9 R/W CS Y0Y1Y2Y3Y4Y5Y6 Y7

24、3 3 线线- -8 8 线译码器线译码器 A0 A1 A2 输入输出输入输出I/OI/O线并联线并联要添加的地址线要添加的地址线A10A10A12A12与译码器的输入相连，与译码器的输入相连，译码器的输出分别接至译码器的输出分别接至8 8片片RAMRAM的片选控制端的片选控制端1Kx41Kx4位扩展成位扩展成8Kx48Kx4位位三三. . 字位扩展字位扩展1Kx41Kx4位扩展成位扩展成2Kx82Kx8位位本节小结本节小结随机存取存储器随机存取存储器RAMRAM可以在恣意时辰、对恣可以在恣意时辰、对恣意选中的存储单元进展信息的存入写入或取出意选中的存储单元进展信息的存入写入或取出读出操作。与

25、只读存储器读出操作。与只读存储器ROMROM相比，相比，RAMRAM最大的优最大的优点是存取方便，运用灵敏，既能不破坏地读出所存信点是存取方便，运用灵敏，既能不破坏地读出所存信息，又能随时写入新的内容。其缺陷是一旦停电，所息，又能随时写入新的内容。其缺陷是一旦停电，所存内容便全部丧失。存内容便全部丧失。 RAM RAM由存储矩阵、地址译码器、读写控制电路、由存储矩阵、地址译码器、读写控制电路、输入输出电路和片选控制电路等组成。实践上输入输出电路和片选控制电路等组成。实践上RAMRAM是由许许多多的根本存放器组合起来构成的大规模集是由许许多多的根本存放器组合起来构成的大规模集成电路。成电路。 当

26、单片当单片RAMRAM不能满足存储容量的要求时，可以把不能满足存储容量的要求时，可以把假设干片假设干片RAMRAM联在一同，以扩展存储容量，扩展的方联在一同，以扩展存储容量，扩展的方法有位扩展和字扩展两种，在实践运用中，常将两种法有位扩展和字扩展两种，在实践运用中，常将两种方法相互结合来到达预期要求。方法相互结合来到达预期要求。PLDPLD分类分类与阵列与阵列或阵列或阵列编程次数编程次数输出类型输出类型运用情况运用情况PROME2PROMPLAPALGAL固定固定固定固定可编程可编程可编程可编程可编程可编程可编程可编程可编程可编程可编程可编程固定固定固定固定一次一次一次一次一次一次多次多次多次

27、多次三态，集电极开路三态，集电极开路三态，集电极开路三态，集电极开路三态，集电极开路三态，集电极开路异步异步I/OI/O，异或、寄，异或、寄存器、算术选通反响存器、算术选通反响由用户定义由用户定义多用做只读存储器多用做只读存储器多用做只读存储器多用做只读存储器短少编程工具，使短少编程工具，使用不广泛用不广泛部分运用部分运用运用方便、广泛运用方便、广泛各种各种PLDPLD情况一览表情况一览表7.4 7.4 可编程逻辑器件可编程逻辑器件PLD PLD 一、一、 根本构造根本构造输输入入电电路路与与阵阵列列或或阵阵列列输输出出电电路路互补输入互补输入与项与项或项或项输输出出变变量量输输入入变变量量P

28、LDPLD的根本构造框图的根本构造框图7.4.1 PLD7.4.1 PLD的根本构造与表示方法的根本构造与表示方法 二、二、 表示方法表示方法1 1交叉点上的阵列方式交叉点上的阵列方式固 定 连 接编 程 连 接擦 除 单 元2 2门电路惯用表示法门电路惯用表示法&PP1ABCABC(a)与门b或门11AAAAAAc输入缓冲d三态输出缓冲器e非门ENENP=ACP=A+BPLDPLD电路中的门电路的惯用逻辑符号电路中的门电路的惯用逻辑符号 PLDPLD分类分类可编程只读存储器可编程只读存储器PROMPROM可编程逻辑阵列可编程逻辑阵列PLAPLA可编程阵列逻辑可编程阵列逻辑PALPAL通用阵列

29、逻辑通用阵列逻辑GALGAL与门与门或门或门输入缓输入缓冲器冲器非门非门三态输出三态输出缓冲器缓冲器三、电路表示法三、电路表示法&1111与门阵列AB输 入或门阵列Y1Y2输 出PLDPLD电路表示方法电路表示方法BABAYBAABY21 7.4.2 7.4.2 可编程逻辑阵列可编程逻辑阵列PLAPLAPLAPLA实现二进制码到循环码转换的构造图实现二进制码到循环码转换的构造图一、一、 PLA PLA的构造的构造&1111ABY1Y211CD11Y3&Y0与阵列与阵列可编程可编程输入输入或阵列或阵列可编程可编程输出输出 用用PLAPLA实现如右图所示的实现如右图所示的1 1位二位二进制全加器。

30、进制全加器。FAAiBiCi-1SiCi解：由全加器真值表，用卡诺图化简得最简逻辑解：由全加器真值表，用卡诺图化简得最简逻辑表达式为：表达式为：iiiii 1i 1i 1iiiii 1iSA BCABCAB CABC式中，式中，AiAi、BiBi为加数；为加数；CiCi1 1为低位进位；为低位进位；SiSi为本位和；为本位和；CiCi为为向高位进位。在向高位进位。在Si Si 和和CiCi表达式中共有表达式中共有7 7个乘积项，分别为：个乘积项，分别为：iiii 10i 11iii 12i3iii 14ii5ii 16ii, , , , PA BCPABCPAB CPABCPABPACPBC即

31、即i0123i456SPPPPCPPP二、二、 例题例题1ii1iiiiiCBCABAC根据上式，可画出由根据上式，可画出由PLAPLA实现全加器的阵列构造图，如以实现全加器的阵列构造图，如以下图所示：下图所示：&1111AiBiSiCi1Ci-1&用用PLAPLA实现实现1 1位二进制全加器位二进制全加器P0P0、P1P1、P2P2、P3P3P4P4、P5P5、P6P67.4.37.4.3可编程阵列逻辑可编程阵列逻辑PALPAL一、根本构造一、根本构造特点：与逻辑阵列可编程；或逻辑阵列固定特点：与逻辑阵列可编程；或逻辑阵列固定二、二、 输出电路类型输出电路类型1 1 组合型输出构造适用于组合电路组合型输出构造适用于组合电路参与参与D D触触发器发器2 2存放器型输出构造适用于时序电路存放器型输出构造适用于时序电路3 3 PAL PAL器件型号含义器件型号含义7.4.4 7.4.4 通用阵列逻辑通用阵列逻辑GALGAL一、一、