怎样可以降低RFID应答器设计中的功耗

1、怎样可以降低rfid应答器设计中的功耗应答器设计的成本依靠于几个因素，而不仅仅是硅的成本。实际上，芯片创造工艺的成本(就其复杂性和成熟程度与良率而言)普通可以由设计师来控制。按照阅历，当裸片面积超过1mm2时，用于供给链应用的的成本开头下降。当rfid应答器从系统的最小范围运动到最大范围时，其功率大致变幻三十倍，所以rfid应答器的功率要求可能对设计师提出了一个难于预测的挑战。尽管uhfrfid应答器可以获得的典型功率在一百毫瓦数量级，但该问题并非仅限于功耗。即使是在短距离内，可以对应答器提供足够的功率却可能导致过载。应答器还必需工作在从-25"+40的标称工作范围内，以及从-40&

2、quot;+65基于epcgen2标准的扩展温度范围内。成本与功率要求极大地影响了对用于生产rfid应答器ic的工艺挑选。正如在从前系列文章中所提到的，肖特基接触在rfid应答器设计中提供了低开启电压、低结以及高驱动。另外，已经有人致力于采纳新的工艺，例如bi以及蓝宝石硅片(sos)，其提供了极佳的低功耗性能。但每种办法都有其不利的一面。在cmos工艺中肖特基接触并非是常规的，而普通需要后处理步骤。其它工艺诸如bicmos和sos对大多数rfid应答器应用而言又太贵了。实现低功耗电路要求的另一个办法是动态阈值电压(dtmos)技术。其可以利用体硅cmos技术实现便宜生产。其所有优势十分适合于开

3、发下一代uhfrfid应答器，本文将对此作具体论述。本文将首先介绍dtmos的基本原理。接下来，dtmos在数字、模拟以及领域的实现将被重点解释，这是因为uhfrfid应答器包括了涉及全部这三个领域的电路。最后，将演示满足epcgen2指标uhfrfid的dtmos带隙参考电路的芯片实现。dtmos属于基本上采纳互连的阱和栅的mos晶体管(图1)。对于双阱p衬底cmos工艺，因为只能单独控制和生产n阱的这一事实，所以只能采纳p型dtmos，这是由于n型dtmos的p阱具有到p衬底的共同和低欧姆的通路。然而，n型dtmos可以在具有深n阱特性的工艺中获得。dtmos的操作类似于弱反型mos的操作

4、，相像于横向pnp管中的操作。弱反型mos晶体管的漏电流与横向pnp的集电极电流(都在饱和区)为：其中：f=fbjt=vbe。用于三极管，f=fwim=(vgs-vt)×cox/(cox+cdepletion)用于弱反型mos晶体管。耗尽层电容的值依靠于耗尽层的宽度，其依次依靠于阱的掺杂特性，以及在硅中源极结附近的电压降。因此，该因素依靠于所采纳的阱-源电压和通过阈值调制效应所采纳的阱-源电压。dtmos可以被看作基极上具有额外栅的横向双极pnp管。基于这一观点，dtmos的漏电流主要取决于通过源阱结的电压，其在vgs与id之间产生了抱负的指数(类似双极)关系。因为互连栅阱的存在，在

5、栅和阱之间存在着内建电压fgw。因为电容的分配，电压fgw在栅氧和硅上被再次分配。这意味着硅中的电压降因为fgw作为势垒，降低了电压fb1，dtmos的漏电流可以表示为：由这些推导得出的关键结果如下：1.与硅pn结的1.2v相比，dtmos器件的带隙明显是0.6v；2.dtmos器件具有抱负的指数特性idaexp(qvgs/kt)；3.dtmos器件的横向电流具有exp(qfb1/kt)因子，其比通常的横向pnp要大；4.带隙电压具有显然的温度依靠性。采纳0.25umdtmos工艺生产的初步胜利设计工作在77k温度下，用法0.6v电源电压并将衬底衔接到固定的正向偏置电压。接下来的实验包括受控栅横向双极晶体管(gclpnp)以及衬底衔接到栅端的硅绝缘体(soi)mosfet工艺。第一种工艺用于小型的低功耗模拟应用，而其次种工艺是超低功耗cmos的典型最佳候选技术。dtmos技术在其产生的栅延迟/功耗方面与传统的cmos技术相比显示出惊人的性能优势。dtmos还在rf电路中显示出优越性能。在传统的cmos中，缩小到更小特征尺寸和阈值电压(vth)的工艺增强了工作速度。然而，vth的降低也导致了亚阈值mosfet行为的下降。静态电路中静态电流的增强，将vth限制为0.4v。dtm