实验课7 全差分运放的仿真方法

1、CMOS模拟集成电路实验报告实验课7 全差分运放的仿真方法目标：1、了解全差分运放的各项指标2、掌握全差分运放各项指标的仿真方法,对全差分运放的各指标进行仿真，给出各指标的仿真结果。本次实验课使用的全差分运放首先分析此电路图，全差分运算放大器是一种具有差分输入，差分输出结构的运算放大器。其相对于单端输出的放大器具有一些优势：因为当前的工艺尺寸在减少，所以供电的电源电压越来越小，所以在供电电压很小的情况下，单端输出很难理想工作，为了电路有很大的信号摆幅，采用类似上图的全差分运算放大器，其主要由主放大器和共模反馈环路组成。1、 开环增益的仿真得到的仿真图为1.开环增益： 首先开环增益计算方法是低频

2、工作时(<200Hz) ，运放开环放大倍数；通过仿真图截点可知增益为73.3db。2.增益带宽积：随着频率的增大，A0会开始下降，A0下降至0dB 时的频率即为GBW，所以截取其对应增益为0的点即可得到其增益带宽积为1.03GB。3.相位裕度：其计算方法为增益为0的时候对应的VP的纵坐标，如图即为-118，则其相位裕度为-118+180=62，而为保证运放工作的稳定性，当增益下降到0dB 时，相位的移动应小于180 度，一般取余量应大于60度，即相位的移动应小于120 度；所以得到的符合要求。在做以上仿真的时候，关键步骤在于设定VCMFB，为了得到大的增益，并且使相位裕度符合要求，一直在

3、不停地改变VCMFB，最初只是0.93,0.94,0.95的变化，后来发现增益还是远远不能满足要求，只有精确到小数点后4为到5位才能得到大增益。2. CMRR 的仿真分析此题可得共模抑制比定义为差分增益和共模增益的比值，它反映了一个放大器对于共模信号和共模噪声的抑制能力。因此需要仿真共模增益和差分增益。可以利用两个放大器，一个连成共模放大，一个连成差模放大，用图1仿真差分增益图1用图2仿真共模增益图2将两个仿真写在一个sp文件中可以得到如下结果：相角仿真因为CMRR 的相角为=Vp(Vop,Von)-Vp(Vo p)黄色的为Vp(Vo p)，红色的为Vp(Vop,Von)，两者相减，得到CMR

4、R 的相角的仿真图为，其中蓝线为CMRR的相角仿真图，其它两条为上面的线，将它们放在一起对比：CMRR的幅度仿真其CMRR 的幅值为=Vdb(Vop,Von)-Vdb(Vop)，蓝线为Vdb(Vop,Von)，粉线为Vdb(Vop)，两者相减得到绿线，即为CMRR的幅值特性曲线截取其在100HZ之前的增益值可得低频时增益为49.1db。3.PSRR 的仿真分析可得，共模抑制比定义为放大器的差分增益和电源到输出的增益的比值，它放映了放大器对电源和地噪声的抑制能力。此时，同样使用两个放大器电路，一个仿真电源到输出的增益，一个测试放大器的差分增益。电路的信号激励和CMRR中设置的一样，所不同的是在仿

5、真共模信号的图中的直流信号实质上就是VDD，交流信号最为输入小信号加在输入端，即为如下图：按照上述步骤进行仿真可得幅度仿真图为PSRR的幅值=Vdb(Vop,Von)-Vdb(Vop)，其中蓝线为Vdb(Vop,Von)，粉线为Vdb(Vop)，两者相减即可得PSRR的幅值的曲线，即为绿线。则由上面的仿真图截点可得其PSRR的幅值低频增益为43.6。可得相角仿真图为PSRR的相角为=Vp(Vop,Von)-Vp(Vop)，其中最上面的线为Vp(Vop)，中间紫色的线为Vp(Vop,Von)，最下面的黄线即为PSRR的相角的变化曲线4. 输出阻抗的分析得到仿真图为首先，输出阻抗是指运放闭环应用时

6、的输出阻抗，如果把闭环系统作为一个电压源来看，则输出阻抗即为该电压源的源电阻。由图像可得点，将此点转为电压并与设定的电流相除即可得到电阻，由此得到输出阻抗为794K。5转换速率仿真首先，转换速率表示大信号工作时运放性能的一个重要参数，是运放输出电压对时间的变化率。然后观察图像，其中红色的线为V(outm)，黄色的为V（outp），则通过截点可计算V（outp）SR为0.109 V/N S , V(outm)SR为0.063 V/N S。源代码：-.TITLE7-1.MODEL NMOS NMOS (+LEVEL=1 VT0=0.7 GAMMA=0.45 PHI=0.9 +NSUB=9e+14

7、LD=0.08e-6 U0=350 LAMBDA=0.1+TOX=9e-9 PB=0.9 CJ=0.56e-3 CJSW=0.35e-11+MJ=0.45 MJSW=0.2 CGDO=0.4e-9 JS=1.0e-8)*model PMOS*.MODEL PMOS PMOS (+LEVEL=1 VT0=-0.8 GAMMA=0.4 PHI=0.8 +NSUB=5e+14 LD=0.09e-6 U0=100 LAMBDA=0.2+TOX=9e-9 PB=0.9 CJ=0.94e-3 CJSW=0.32e-11+MJ=0.5 MJSW=0.3 CGDO=0.3e-9 JS=0.5e-8)*M1 4

8、 7 8 8 PMOS W=180U L=500NM2 10 9 4 8 PMOS W=195U L=500NM3 10 12 13 0 NMOS W=55U L=500NM4 13 15 0 0 NMOS W=50U L=500NM5 11 9 6 8 PMOS W=195U L=500NM6 6 5 2 0 NMOS W=224U L=500NM7 4 3 2 0 NMOS W=224U L=500NM8 11 12 14 0 NMOS W=56U L=500NM9 14 15 0 0 NMOS W=50U L=500NM10 2 1 0 0 NMOS W=50U L=500NM11 18

9、 18 0 0 NMOS W=5U L=500NM12 7 7 8 8 PMOS W=15U L=500NM13 16 7 8 8 PMOS W=8U L=500NM14 9 9 8 8 PMOS W=1.9U L=500NM15 16 16 12 0 NMOS W=5U L=500NM16 6 7 8 8 PMOS W=180U L=500NM17 9 15 0 0 NMOS W=5U L=500NM18 15 12 17 0 NMOS W=5.6U L=500NM19 17 15 0 0 NMOS W=5U L=500NM20 12 16 15 0 NMOS W=1.2U L=500NM2

10、1 19 18 0 0 NMOS W=5U L=500NM22 20 20 18 0 NMOS W=5U L=500NM23 7 20 19 0 NMOS W=5U L=500N*VDD 8 0 3.3IDC 8 20 60UVCMFB 1 0 0.93581V1 21 22 AC 1E0 5 30 VCVS 21 22 0.5E1 3 30 VCVS 21 22 -0.5*VDC 30 0 2.2C1 10 0 1PCO 11 0 1P.AC DEC 100 1k 10G.OPTION ACOUT=0.OPTIONS POST ACCT PROBE.PROBE VDB(10 11) VP (

11、10 11).END.TITLE2.MODEL NMOS NMOS (+LEVEL=1 VT0=0.7 GAMMA=0.45 PHI=0.9 +NSUB=9e+14 LD=0.08e-6 U0=350 LAMBDA=0.1+TOX=9e-9 PB=0.9 CJ=0.56e-3 CJSW=0.35e-11+MJ=0.45 MJSW=0.2 CGDO=0.4e-9 JS=1.0e-8)*model PMOS*.MODEL PMOS PMOS (+LEVEL=1 VT0=-0.8 GAMMA=0.4 PHI=0.8 +NSUB=5e+14 LD=0.09e-6 U0=100 LAMBDA=0.2+T

12、OX=9e-9 PB=0.9 CJ=0.94e-3 CJSW=0.32e-11+MJ=0.5 MJSW=0.3 CGDO=0.3e-9 JS=0.5e-8)*M1 4 7 8 8 PMOS W=180U L=500NM2 10 9 4 8 PMOS W=195U L=500NM3 10 12 13 0 NMOS W=55U L=500NM4 13 15 0 0 NMOS W=50U L=500NM5 11 9 6 8 PMOS W=195U L=500NM6 6 5 2 0 NMOS W=224U L=500NM7 4 3 2 0 NMOS W=224U L=500NM8 11 12 14 0

13、 NMOS W=56U L=500NM9 14 15 0 0 NMOS W=50U L=500NM10 2 1 0 0 NMOS W=50U L=500NM11 18 18 0 0 NMOS W=5U L=500NM12 7 7 8 8 PMOS W=15U L=500NM13 16 7 8 8 PMOS W=8U L=500NM14 9 9 8 8 PMOS W=1.9U L=500NM15 16 16 12 0 NMOS W=5U L=500NM16 6 7 8 8 PMOS W=180U L=500NM17 9 15 0 0 NMOS W=5U L=500NM18 15 12 17 0

14、NMOS W=5.6U L=500NM19 17 15 0 0 NMOS W=5U L=500NM20 12 16 15 0 NMOS W=1.2U L=500NM21 19 18 0 0 NMOS W=5U L=500NM22 20 20 18 0 NMOS W=5U L=500NM23 7 20 19 0 NMOS W=5U L=500N*VDD 8 0 3.3IDC 8 20 60UVCMFB 1 0 0.93581V1 3 30 AC 1VDC 30 0 2.2C1 10 0 1PSCO 11 0 1P.AC DEC 100 1K 10G.OPTION ACOUT=0.OPTIONS

15、POST ACCT PROBE.PROBE VDB(10 ) VP (11).END.TITLE3.MODEL NMOS NMOS (+LEVEL=1 VT0=0.7 GAMMA=0.45 PHI=0.9 +NSUB=9e+14 LD=0.08e-6 U0=350 LAMBDA=0.1+TOX=9e-9 PB=0.9 CJ=0.56e-3 CJSW=0.35e-11+MJ=0.45 MJSW=0.2 CGDO=0.4e-9 JS=1.0e-8)*model PMOS*.MODEL PMOS PMOS (+LEVEL=1 VT0=-0.8 GAMMA=0.4 PHI=0.8 +NSUB=5e+1

16、4 LD=0.09e-6 U0=100 LAMBDA=0.2+TOX=9e-9 PB=0.9 CJ=0.94e-3 CJSW=0.32e-11+MJ=0.5 MJSW=0.3 CGDO=0.3e-9 JS=0.5e-8)*M1 4 7 8 8 PMOS W=180U L=500NM2 10 9 4 8 PMOS W=195U L=500NM3 10 12 13 0 NMOS W=55U L=500NM4 13 15 0 0 NMOS W=50U L=500NM5 11 9 6 8 PMOS W=195U L=500NM6 6 5 2 0 NMOS W=224U L=500NM7 4 3 2 0

17、 NMOS W=224U L=500NM8 11 12 14 0 NMOS W=56U L=500NM9 14 15 0 0 NMOS W=50U L=500NM10 2 1 0 0 NMOS W=50U L=500NM11 18 18 0 0 NMOS W=5U L=500NM12 7 7 8 8 PMOS W=15U L=500NM13 16 7 8 8 PMOS W=8U L=500NM14 9 9 8 8 PMOS W=1.9U L=500NM15 16 16 12 0 NMOS W=5U L=500NM16 6 7 8 8 PMOS W=180U L=500NM17 9 15 0 0 NMOS W=5U L=500NM18 15 12 17 0 NMOS W=5.6U L=500NM19 17 15 0 0 NMOS W=5U L=500NM20 12 16 15 0 NMOS W=1.2U L=500NM21 19 18 0 0 NMOS W=5U L=500NM22 2