嵌入式Flash Memory Cell技术

1、嵌入式flash memory cell技术随着数码时代的来临，除了pc外，越来越多的数码信息产品正在或即将进入我们的家庭：移动电话、掌上电脑、数码相机、等等，这些产品越来越多的用法各种移动微存储器。这些存储器中很大部分是快闪存储器(flash memory)。flash memory是从eprom和eeprom进展而来的非挥发性存储，其主要特点是工作速度快、单元面积小、集成度高、牢靠性好、可重复擦写10万次以上，数据牢靠保持超过10年。国外从80年月开头进展，到2002年，flash memory的年销售额超过一百亿美元，并增长快速，预计到2006年，年销售额可达126亿美元年。到目前，用于

2、flash memory生产的技术水平已达013m，单片存储量达几千兆。除大容量存储器应用外，flash memory也大量地替代eprom、eeprom嵌入到asic、cpu、中，如ti公司的tms320f240系列、tms280系列分离含有8k128k words的flash memory，又如公司，也推出了内嵌flash memory的16f系列产品。flash memory电路芯片设计的核心是存储单元(cell)设计(包括结构、读写擦方式)，外围电路都是围绕其设计。因此，我们首先要讨论并确定电路中采纳的flash memory cell。flash memory从结构上大体上可以分为a

3、nd、nand、nor和dinor等几种，现在市场上两种主要的flash memory技术是nor和nand结构。本文分析了nor和nand结构的快闪存储器存储单元结构及其应用特点，给出了一种适合嵌人的改进型ssi存储单元结构，并对其的工作原理、性能、组成的存储器存储单元阵列、及牢靠性设计举行了具体的分析。2 存储单元结构21 nor存储单元快闪存储器的擦写技术来源于沟道热放射(channel hot-electron injection)与隧道效应(fowlerordheim)。nor结构的flash memory主要用于存储命令代码及小容量数据的产品中，目前的单片最高容量为512m，nor

4、 flash memory产品的主要领导者为intel公司、amd公司、fujitsu公司、st microelectronics和公司。nor结构的flash memory采纳nor sgc(stacked gate cell)存储单元，是从eprom结构挺直进展而来，十分成熟的结构，采纳了容易的堆叠栅构造。图1是其结构原理图。浮栅的充电(写)是通过传统的沟道热电子放射(chei)在漏端附近完成的；浮栅的放电(擦除)在源端通过隧道氧化层的隧道效应来实现。该结构的特点是单元面积小，同eprom的面积相当，编程(写)时光短，在10s左右，源漏结可以分开优化，漏结优化沟道热电子放射，源结优化隧道效

5、应，采纳了自对准工艺。随着创造技术的长进，存储单元的特征尺寸越来越小，工作降低，带来的负面影响是热电子放射效率降低，编程时较难工作于4v漏源电压下。为提高热电子放射效率，需要对源结、漏结、沟道掺杂分布举行优化1，整体工艺较复杂，编程也较大，大约400abit(05m)技术。工艺流程以025m-035m产品为例，采纳dpdm创造的快闪存储器需要23块mask版，举行27次光刻。22 隧道效应存储单元隧道效应存储单元是目前迅速进展的快闪存储器生产技术，在快闪存储器中普通组成nand存储阵列，单元面积小，其工艺较容易，容量大，成本低，适用于低价格、高容量、速度要求不高的flash memory客户用

6、于数据存储；在mp3、pad、数码相机、25g及3g无线系统中得到了广泛的应用。nand快闪存储器产品的生产工艺已达到013m，单片电路的存储容量超过1gb。图2是隧道效应存储单元结构原理图，其编程、擦除通过隧道氧化层的隧道效应来实现，类似eeprom，其优点是在编程时可以工作在25v的源漏电压下，功耗低，十分适合非接触式ic卡，同时nand阵列的单元面积是norsgc单元面积的二分之一，适合于大容量集成。隧道效应存储单元擦写工作电压高，普通要求达到16v-20v，对器件、电路的设计要求高，编程(写)时光较长，在50s-100s，不适合字节编程，适用于大容量页编程，像eeprom一样，编程时，

7、加在隧道氧化层上电场强度高，存在silc(stress induced leakage currents)效应，对工艺要求高。23 源侧热电子放射(ssi)存储单元在九十年月初，报道了ssi(source-sidehotelectron injection)存储单元，结合了norsgc单元的迅速编程与隧道效应存储单元编程功耗低的特点，其原理为split-gate concept2，图3是其编程原理。ssi存储单元浮栅的充电(写)是通过沟道热电子放射，在源端附近完成的；浮栅的放电(擦除)在漏端通过隧道氧化层的隧道效应来实现。在编程(写)过程中因为部分沟道由cg栅(15v)控制，改进了nor sg

8、c单元的编程(写)电流大、优化了沟道热电子放射效率，编程时的源漏电压可低至33v。其存在的问题是必需在数据线译码中用法大量高压开关，电路设计复杂，沟道热电子放射没有彻低优化、读出电流小、工艺也比较复杂。图4是我们采纳的、也是本文主要研究的改进型ssi结构的存储单元结构，在存储单元中增强了编程栅来提高chei效率(效率的提高见图5)。其优点有工艺容易，只要在数字规律电路的基础上增强三次光刻(高压nwell、高压mos管挑选氧化、fowler-nordheim n+埋层注人)就能完成囫囵电路工艺创造，易于嵌入到一般asic电路中；flash cell源漏电压在33v就能完成编程工作，简化电路设计；

9、编程速度快，05m flash cell源漏电压在5v的状况下，编程时光优于500ns，在33v下小于10s，十分适合嵌人式电路设计。3 阵列结构与工作原理3.1 改进型ssi结构存储单元的工作原理为实现电路存储单元的读写擦工作，需要设置不同工作电压，其工作电压及工作原理见图6。单元的编程：在单元的漏源加5v电压，在编程栅上加12v电压耦合到浮栅上，控制栅上电压为15v，电子从源端动身，在cg控制的沟道中加速，产生热电子，在浮栅下放射到浮栅上，完成电路的编程，约200个沟道电子可产生一个热电子。编程后的单元的阈值电压为2v。单元的擦除：在单元的漏源加5v电压，控制栅与编程栅上加-7v电压耦合到

10、浮栅上，在浮栅与漏端间的隧道氧化层达到一定的电场强度，产生隧道电流，浮栅失去电子完成单元的擦除，擦除时光约01s-1os，擦除后的单元的阈值电压为-2v。数据的读出：在单元的漏源加2v电压，编程栅电压为ov，控制栅电压为2v，因为控制栅与浮栅的耦合率(10)大大低于编程栅与浮栅的偶合率，因此依据浮栅中电荷的信息经小信号读出存储的数据，我们设计的05m的cell“1”电平常读出电流可达70a。32 存储单元的阵列结构我们在电路的设计中采纳了vga(vietual ground array)阵列结构来缩小版图面积，见图7，图8与图9分离为w0w1存储单元的读写擦方式。4 工艺特点开发该存储单元主要

11、目的是用于嵌入到其它asic电路中去，因此要求工艺较为容易，与一般05m cmos标准工艺兼容性好。我们开发的工艺包括hvnmos、hvpmos器件内整体工艺只比一般cmos电路多三次光刻，分离是高压nwell、高压mos管挑选氧化与fowler-nordheim n+埋层注入，工艺实现、开发难度低，电路易于集成、嵌入。表2为主要工艺流程，其中黑体部分为在一般cmos工艺基础上增强的工艺。表2 嵌入flash电路的工艺流程p-p+外延片预氧、长si3n4光刻、腐蚀、注入、形成hvnwell光刻、腐蚀、注入形成nwell去si3n4、注入形成pwell制作有源区n管场区光刻、注入场氧vt调节高压

12、管栅氧隧道区挑选光刻隧道氧化生长多晶i多晶i注入光刻、注人多晶i低阻区多晶光刻、腐蚀擦除洁、hvnmos ddd光刻、注入规律电路cmos栅氧生长多晶多晶光刻、腐蚀p-ldd光刻、注入n-ldd光刻、注入psd光刻、注入n-sd光刻、注入silicide挑选光刻、腐蚀介质生长、平坦化接触孔光刻、腐蚀铝i布线介质生长、平坦化通孔光刻、腐蚀铝布线介质生长、平坦化压焊孔光刻、腐蚀5 干扰与牢靠性51 存储单元与电路设计的牢靠性问题存储单元的阈值电压是擦写及读出过程的函数，因此要优化擦写过程的工作条件，提高工艺质量，特殊是隧道氧化层、双多晶内氧化层在高场强下的质量与寿命，降低氧化层中陷阱(trap)的

13、产生。图10是05m单元在擦写循环后的阈值电压的变幻。52 超擦(overerase)超擦norsgc存储单元存在的主要问题，因为nor阵列中的存储单元没有挑选管，在字线上全部的存储单元漏端连在一起，假如在擦除后，某些单元的阈值电压特殊低，在读出过程中，在非挑选栅压下(通常为0v)，几个单元有漏电，则字线上读不出正确的数据(见图11)，特殊是多次擦写循环后，增强了阈值电压的不确定性，因此需要在电路中设计验证电路。改进型ssi存储单元因为存在挑选管，未选中的单元挑选管关闭，因此基本上不受超擦漏电的影响。53 软写(soft-write)在电路正常工作时，读在浮栅上存储有正电荷(“1”电平)的单元

14、，因为有沟道电流，以及在浮栅上有正电压存在，因此有少量的热电子放射，产生软写效应，长时光会使工作存储的信息走失，为保证电路存储的信息保存时光超过十年，要对单元正常工作电压举行优化，改进型ssi存储单元的软写结果见图12，在电路设计中挑选了2v漏源工作电压，可保证数据保存超过十年。54 擦除干扰(erase disturb)当电路中存在sector擦除，并且不同sector的单元漏端衔接到同一条数据线(bit line)上时，要考虑到对选定的sector擦除时，对非挑选sector的擦除干扰。擦除干扰有二种形式：一是对选定的sector擦除时，因为不同sector的单元漏端衔接到同一条数据线，非

15、挑选sector的单元漏源上加有5v电压，假如单元存在漏电，就会有不希翼的热电子放射；其二在已擦除的单元的浮栅上存在负电压，而非挑选sector的单元漏端上加有5v电压，因此在隧道氧化层有一定的电场强度，可能引起寄生隧道效应。我们设计的051xm的cell擦除时光为lsec，擦写次数100000次，要考虑的干扰时光为：erase disturb time=1×100000次=100000秒解决的办法有：不同的sector分开设计，不要把单元漏端衔接到同一条数据线上；在衔接到同一条数据线上的状况下，要合理设计单元，改进工艺，防止单元漏电，在擦除时将所有的源接5v电平。55 编程干扰(program disturb)因为在同一控制栅或编程栅下单元的控制栅或编程栅是衔接在一起的，因此在字节编程时，会对非挑选的字节