电工学第二十章门电路和组合逻辑电路

1、采样后的正弦波信号采样后的正弦波信号 所谓门就是一种开关，它能按照一定的条件所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。去控制信号的通过或不通过。 门电路的输入和输出之间存在一定的逻辑关门电路的输入和输出之间存在一定的逻辑关系系(因果关系因果关系)，所以门电路又称为，所以门电路又称为逻辑门电路逻辑门电路。 基本逻辑关系为基本逻辑关系为三种。三种。 下面通过例子说明逻辑电路的概念及下面通过例子说明逻辑电路的概念及的意义。的意义。220V+- Y = A B000101110100ABYBYABY220VA+- Y = A +B000111110110ABY101AY0Y220

2、VA+-R 电平的高电平的高低一般用低一般用“1”和和“0”两种状两种状态区别，若规态区别，若规定定高电平为高电平为“1”，低电平，低电平为为“0”则称为则称为正逻辑正逻辑。反之。反之则称为则称为负逻辑负逻辑。若无特殊说明，若无特殊说明，均采用正逻辑。均采用正逻辑。100VUCC高电平高电平低电平低电平输入输入A、B、C 全为高电平全为高电平“1”，输出输出 Y 为为“1”。输入输入A、B、C 不全为不全为“1”，输出输出 Y 为为“0”。0V0V0V0V0V3V+U 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC0V3V逻

3、辑逻辑即：有即：有“0”出出“0”， 全全“1”出出“1”Y=A B C&ABYC00000010101011001000011001001111ABYC0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC3V3V-U 12VRDADCABYDBC输入输入A、B、C 全为低电平全为低电平“0”，输出输出 Y 为为“0”。输入输入A、B、C 有一个为有一个为“1”，输出输出 Y 为为“1”。(3) 逻辑关系逻辑关系：逻辑逻辑即：有即：有“1”出出“1”， 全全“0”出出“0”Y=A+B+CABYC1000000111011110

4、11001011101011111ABYC+UCC-UBBARKRBRCYT 1 0饱和饱和(2) 逻辑表达式：逻辑表达式：Y =A“0”10“1”“0”“1”AY逻辑符号逻辑符号1AY有有“0”出出“1”，全，全“1”出出“0”&ABCY&ABC00010011101111011001011101011110ABYCY=A B C1YY=A+B +C1YABC 1有有“1”出出“0”，全，全“0”出出“1”00010010101011001000011001001110ABYCYABC 1ABY1有有“0”出出“0”，全全“1”出出“1”有有“1”出出“1”，全全“0”出出“

5、0”&ABY1 1ABY2Y2ABC&1&D1YY=A.B+C.D1&YABCD逻辑符号逻辑符号 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1E2E3E1BC T5Y R3R5AB CR4R2R1 T3 T4T2+5V T14.3V钳位钳位2.1V“0”(0.3V)输入全高输入全高“1”,输出为输出为低低“0”1VT1R1+Ucc T4 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T11V(0.3V)“1”“0”输入有低输入有低“0”输出为高输出为高“1” 流过流过 E结的电结的电流为正向电流流为正向电流5VVY 5-0.7-

6、0.7 =3.6V00010011101111011001011101011110ABYCY=A B CY&ABC&YAYBA&AY 由逻辑代数运算法则：由逻辑代数运算法则：BABABAY(4) 应用应用“与非与非”门构成门构成“或或”门电路门电路(3) 应用应用“与非与非”门构成门构成“与与”门电路门电路AY&B&BAY&由逻辑代数运算法则：由逻辑代数运算法则：ABABY由逻辑代数运算法则：由逻辑代数运算法则：BABABAY74LS00、74LS20管脚排列示意图管脚排列示意图&1211109814133456712&UCC4B

7、 4A 4Y3B 3A3Y1B1A1Y2B2A2Y GND(a)74LS001211109814133456712&UCC2D 3C 2BNC 2A2Y1B1ANC1D1C1Y GND74LS20(b)BAyBAyAy &ABY1ABY 1AY1ABY&ABYBAyBAyBAyBAAy &YAAY&B&BAyBABABAY&YBA&BAyBABAAAAA100011AAAAAAAAAA 01AAAAABBAABBACBABCAAA)()(CBACBA )()(CBACBACABACBA)()()()(CABACBA)()(CABA

8、BCBCAA)(BCBCA)(1BCAA+1=1 A A=A.110011111100BABABABA列状态表证明：列状态表证明：AB0001101111100100ABBABABABA0000理解和区分理解和区分客观世界的认知客观世界的认知过程过程找到了实现逻辑的硬件平台。找到了实现逻辑的硬件平台。怎样用最少的门电路来实现复杂的逻辑？怎样用最少的门电路来实现复杂的逻辑？逻辑代数的运算逻辑代数的运算逻辑代数的化简逻辑代数的化简逻辑代数的表达逻辑代数的表达BAyBAyAy &ABY1ABY 1AY1ABY&ABYBAyBAy 函数式中进行函数式中进行“或或”运算的项不能再减少，运

9、算的项不能再减少，而且各项中进行而且各项中进行“与与”运算的因子也无法再减少。运算的因子也无法再减少。例例1：化简化简CABCBACBAABCY)()(BBCABBACCAAC A例例2：化简化简CBCAABY)(AACBCAABCBACACABABCAABBABAA例例3：化简化简CBACBAABCYABCCBACBAABCACBC CBCBA)(CBCBACBABAABCBACBAY例例4：化简化简CDBCDAB)(DADBCDCBAABCDBCDCBADABABCY例例5： 化简化简DBABCDCBAABCDBCDCBAABDBCDCBAB)(DCBCDABBCDABCDB最小项：最小项

10、： 在在 n变量的逻辑函数中，若变量的逻辑函数中，若 m为包含为包含 n个因子的乘积个因子的乘积项，而这项，而这 n个变量均以原变量或反变量的形式在个变量均以原变量或反变量的形式在 m中中出现一次，则称出现一次，则称 m为该组变量的最小项。为该组变量的最小项。n变量的最小项应有变量的最小项应有2n个个;在输入变量的任何取值下必有一个最小项，而且仅在输入变量的任何取值下必有一个最小项，而且仅有一个最小项的数值为有一个最小项的数值为1;全体最小项之和为全体最小项之和为1;若两个最小项仅有一个因子不同，则称这两个最小项若两个最小项仅有一个因子不同，则称这两个最小项具有具有相邻性相邻性;是与变量的最小

11、项对应的按一定规则排列的方格图，即是与变量的最小项对应的按一定规则排列的方格图，即每一小方格填入一个相应最小项。每一小方格填入一个相应最小项。卡诺图：卡诺图：BA0101BABABABABCA00100m01 11 101m3m2m4m5m7m6mAB000m01 11 101m3m2m4m5m7m6mCD0001111012m12m15m14m8m9m11m10mABC001001 11 101111ABCCABCBABCAY用卡诺图表示并化简。用卡诺图表示并化简。解：解：1.卡诺图卡诺图2.合并最小项合并最小项3.写出最简写出最简“与或与或”逻辑式逻辑式ABC001001 11 10111

12、1解：解：三个圈最小项分别为：三个圈最小项分别为： 合并最小项合并最小项ABCCBAABCBCACABABC BCACABABACBCY画出表示该逻辑函数的卡诺图；在卡诺图中，把函数中的画出表示该逻辑函数的卡诺图；在卡诺图中，把函数中的最小项方格填最小项方格填“1” 卡诺图化简的步骤：卡诺图化简的步骤：1. 把逻辑函数写成最小项的形式把逻辑函数写成最小项的形式3. 找出可以合并的矩形组找出可以合并的矩形组 (2n个最小项消去个最小项消去n个因子个因子)原则：原则：所取矩形数组数目应最少（对应函数相或的与项数最少）；所取矩形数组数目应最少（对应函数相或的与项数最少）；每个矩形数组应包含尽量多的最

13、小项（每个与项所含的因子每个矩形数组应包含尽量多的最小项（每个与项所含的因子最少）；最少）；每个最小项可以被多个矩形组包含，但每个矩形组至少每个最小项可以被多个矩形组包含，但每个矩形组至少要包含一个未被圈过的最小项要包含一个未被圈过的最小项 ；00ABC1001 11 101111解：解：CACBYAB00 01 11 10CD000111101111DBY CBABCACBACBAY(1)(2)DCBADCBADCBADCBAY解：解：DBAYAB00 01 11 10CD000111101DBDBCBAAY111111111确定确定Y = Y2 Y3= A AB B AB.A B.A B.

14、A. .A BBY1AB&YY3Y2反演律反演律反演律反演律=A BABY001 100111001A B.Y = AB AB .ABA B = AB +ABBAY=A B =1ABY逻辑符号逻辑符号=A BABY001 100100111 逻辑描述逻辑描述（汉语言汉语言）逻辑图逻辑图（逻辑函数）（逻辑函数）逻辑表达式逻辑表达式（逻辑函数）（逻辑函数）逻辑状态表逻辑状态表（逻辑函数）（逻辑函数） 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 C 01110001CBACBAABBCAYC 0 0 00 0 10 1 00 1 11 0 01 0 11

15、 1 01 1 1 C 01101001ABC001001 11 101111CBACBAABBCAYCYCBA 1& 1 11CBABCABCABCABCA ( 0 0 0 0 C 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1CBACBABABCAYC 0 0 0 0 C Y 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1ACBCBAY ACBCBAY CABCBA. )(BACBA ABC00011110011111CABCBAY. & &

16、; ABCY&ABCC)(BACBAY ( 0 0 0 0 Y 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1ABCCBACBACBAY BCACBACBACBAABCCBACBACBAY 解：解：YCBA01100111110&1010 开工为开工为“1”，不开工为，不开工为“0”； G1和和 G2运行为运行为“1”，不运行为，不运行为“0”。0111 0 0 1 0 100011 0 1 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 1 1 0 1 1 1 0 0 0 A B C G1 G2ABC

17、CABCBABCAG 1ABCCBACBACBAG 2ABC001001 11 101111ACBCABG 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00111 0 0 1 0 A B C G1 G2 100011 0 1ACBCABG 1ACBCAB ABCCBACBACBAG 2ABCCBACBACBAG 2 ABC001001 11 101111A BCA BC&G1G220. 7 加法器加法器20. 7 加法器加法器0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现全加器实现全加器实现A

18、B S C0 0 0 00 1 1 01 0 1 01 1 0 1BABABASABSCABC 输入输入-1表示低位来的进位表示低位来的进位AiBiCi-1SiCi 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 11iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii1iiiiCBACBACBACBAC1ii1iiiiCACBBA1iiiCBA1ii1iiiiiCACBBAC1iiiiCBAS1BiAiCi-1Si&=11CiSi& n 位二进制代码有位二

19、进制代码有 2n 种组合，可以表示种组合，可以表示 2n 个信息。个信息。编码器编码器 解：解：0 0 01 0 0I0I1I2I3I5I6I输入输入输输 出出Y2 Y1 Y0Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7.= I1 + I3+ I5 + I710000000111I7I6I5I4I3I1I2Y2Y1Y0表示十进制数表示十进制数10个个编码器编码器 0

20、0011101000011110001101100000000111 Y3 = I8+I910000000011101101001& 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I998983.IIIIY 765476542IIIIIIIIY 763276321IIIIIIIIY 97531975310IIIIIIIIIIY 十键十键8421码编码器的逻辑图码编码器的逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K 10S001S12S23S34S45S56S67S78S89S9GND 1287

21、654YYIIIII091233CC NYIIIIYU16 15 14 13 12 11 10 91 2 3 4 5 6 7 8 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7输输 入入A B C0 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输输 出出 Y0 =A B CY1= A B C Y2= A B C

22、Y3= A B CY7= A B C Y4 =A BC Y6= A B CY5= A B CCBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000AABBCC0AS2-4线译码器线译码器ABCD0Y1Y2Y时时，当当 0 S3Y1AAEBECEDE0AS 2-4线译码器线译码器ABCD0Y1Y2Y时时，当当 0 S3Y1AAEBECEDE00脱离总线脱离总线数据数据 74LS139型译码器型译码器 (a) 外引线排列图；外引线排列图； (b) 逻辑图逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC10916151413121174LS139(b)11111&Y0&Y1&Y2&Y3SA0A174LS译码器译码器 输输 入入 输输 出出S A0A1Y0110 0 00 0 11 001 101110 Y1Y2Y3111011101110111 74LS139型型译码器译码器S = 0时译码器工时译码器工作作输出低电平有效输出低电平有效二二 十十进进制制代代码码gfedcba 由七